《实验门电路的逻辑功能及测试幻灯片.ppt》由会员分享，可在线阅读，更多相关《实验门电路的逻辑功能及测试幻灯片.ppt（11页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、实验门电路的逻辑功能及测试第1页，共11页，编辑于2022年，星期五门电路逻辑功能测试门电路逻辑功能测试异或门逻辑功能测试异或门逻辑功能测试逻辑门传输延迟时间测量逻辑门传输延迟时间测量利用与非门控制输出利用与非门控制输出实验内容实验内容第2页，共11页，编辑于2022年，星期五实验芯片介绍实验芯片介绍实验芯片介绍实验芯片介绍实验原理实验原理第3页，共11页，编辑于2022年，星期五1 1、测试门电路逻辑功能、测试门电路逻辑功能、测试门电路逻辑功能、测试门电路逻辑功能实验操作实验操作与非门的功能测试123电压（V）LLLHHLHH第4页，共11页，编辑于2022年，星期五实验操作实验操作操作说明
2、操作说明操作说明操作说明第5页，共11页，编辑于2022年，星期五2 2、异或门逻辑功能测试、异或门逻辑功能测试、异或门逻辑功能测试、异或门逻辑功能测试实验操作实验操作选用选用74LS86两只按图接线，两只按图接线，测量并记录数据：测量并记录数据：1245A B YY电压电压(V)LLLLHLLLH H L LH H H LH H H HL H L H第6页，共11页，编辑于2022年，星期五3 3、逻辑门传输时间的测试、逻辑门传输时间的测试、逻辑门传输时间的测试、逻辑门传输时间的测试实验操作实验操作构成以下电路：输入构成以下电路：输入200KHZ的连续脉冲，用双踪示波器测量的连续脉冲，用双踪
3、示波器测量输入输出相位差。计算每个门的平均延迟时间的输入输出相位差。计算每个门的平均延迟时间的TPD值。值。注：注：第7页，共11页，编辑于2022年，星期五实验原理实验原理平均延迟时间：平均延迟时间：平均延迟时间的大小反映了平均延迟时间的大小反映了TTLTTL门的开关特性，主要说明门电路的工作速门的开关特性，主要说明门电路的工作速度。度。导导通通延延迟迟时时间间tPHL-从从输输入入波波形形上上升升沿沿的的中中点点到到输输出出波波形形下下降降沿沿的的中中点点所所经历的时间。经历的时间。截止延迟时间截止延迟时间tPLH从输入波形下降沿的中点到输出波形上升从输入波形下降沿的中点到输出波形上升沿的
4、中点所经历的时间。沿的中点所经历的时间。与与非非门门的的传传输输延延迟迟时时间间tpd是是tPHL和和tPLH的的平平均均值值。一一般般TTLTTL与与非非门门传传输输延延迟时间迟时间t tpdpd的值为几纳秒十几个纳秒。的值为几纳秒十几个纳秒。第8页，共11页，编辑于2022年，星期五4 4、利用与非门控制输出、利用与非门控制输出、利用与非门控制输出、利用与非门控制输出实验操作实验操作用一片用一片7400构成以下电路，构成以下电路，S接任何一个电子开关，用示波接任何一个电子开关，用示波器观察器观察S对输出脉冲的控制作用，记录波形图。对输出脉冲的控制作用，记录波形图。测试电路控制端状态输出Y分
5、析解释实验结果图6-36（1）电路S=0S=1图6-36（2）电路S=0S=1第9页，共11页，编辑于2022年，星期五注意事项注意事项每次实验前先检查实验箱电源是否正常，然后选择实验每次实验前先检查实验箱电源是否正常，然后选择实验用的集成电路芯片，按自己设计的实验接线图接好连线，用的集成电路芯片，按自己设计的实验接线图接好连线，特别注意特别注意Vcc(电源电源)及及GND(地线地线)不能接错。线接好后不能接错。线接好后经检查无误方可通电实验。实验中改动接线须先断开电经检查无误方可通电实验。实验中改动接线须先断开电源，接好线后再通电实验。源，接好线后再通电实验。第10页，共11页，编辑于202
6、2年，星期五1.1.实验目的、内容、画出逻辑电路图。实验目的、内容、画出逻辑电路图。2.2.在电路图上标明接线时使用的集成块名称和引脚号，作为实验在电路图上标明接线时使用的集成块名称和引脚号，作为实验接线图。接线图。3.3.按照实验操作过程记录、整理实验内容和结果，填好测试数据。按照实验操作过程记录、整理实验内容和结果，填好测试数据。分析、确认实验结果的正确性，说明实验结论。分析、确认实验结果的正确性，说明实验结论。4.4.在实验总结中写上实验中遇到的问题，解决办法，体会、建议等，在实验总结中写上实验中遇到的问题，解决办法，体会、建议等，要求简洁、务实，不用套话。要求简洁、务实，不用套话。报告要求报告要求第11页，共11页，编辑于2022年，星期五