《第三章门电路PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第三章门电路PPT讲稿.ppt（66页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第三章门电路第1页，共66页，编辑于2022年，星期二补：半导体基础知识第2页，共66页，编辑于2022年，星期二半导体基础知识（1）本征半导体：纯净的具有晶体结构的半导体。本征半导体：纯净的具有晶体结构的半导体。常用：硅常用：硅Si，锗，锗Ge两种载流子第3页，共66页，编辑于2022年，星期二半导体基础知识（2）杂质半导体杂质半导体N型半导体型半导体多子：自由电子多子：自由电子少子：空穴少子：空穴第4页，共66页，编辑于2022年，星期二半导体基础知识（2）杂质半导体杂质半导体P型半导体型半导体多子：空穴多子：空穴少子：自由电子少子：自由电子第5页，共66页，编辑于2022年，星期二半导体
2、基础知识（3）PN结的形成结的形成空间电荷区空间电荷区（耗尽层）（耗尽层）扩散和漂移扩散和漂移第6页，共66页，编辑于2022年，星期二半导体基础知识（4）PN结的单向导结的单向导电性电性外加外加正向电压正向电压第7页，共66页，编辑于2022年，星期二半导体基础知识（4）PN结的单向导结的单向导电性电性外加外加反向电压反向电压第8页，共66页，编辑于2022年，星期二半导体基础知识（5）PN结的伏安特性结的伏安特性正向导通区反向截止区反向击穿区K:波耳兹曼常数T:热力学温度q:电子电荷第9页，共66页，编辑于2022年，星期二3.1 概述门电路：实现基本运算、复合运算的单元电门电路：实现基本
3、运算、复合运算的单元电路，如路，如与与门、门、与非与非门、门、或或门门 门电路中以高门电路中以高/低电平表示低电平表示逻辑状态的逻辑状态的1/01/0第10页，共66页，编辑于2022年，星期二获得高、低电平的基本原理高高/低电平都允许有低电平都允许有一定的变化范围一定的变化范围第11页，共66页，编辑于2022年，星期二正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1第12页，共66页，编辑于2022年，星期二数字集成电路的分类1、按所用的半导体器件不同分类、按所用的半导体器件不同分类双极型双极型采用双极型半导体器件作为元件采用双极型半导体器件作为元件 TTL、ECL、I
4、2L其中其中TTL电路电路“性价比性价比“最佳，应用最广最佳，应用最广.MOS型型采用金属氧化物采用金属氧化物-半导体场效应管作为元件半导体场效应管作为元件 PMOS、NMOS、CMOSCMOS功耗极低，成为主流产品。功耗极低，成为主流产品。第13页，共66页，编辑于2022年，星期二数字集成电路的分类2.按集成电路规模的大小分类按集成电路规模的大小分类 SSI 逻辑门逻辑门10门，元件数门，元件数100个个 MSI 逻辑门逻辑门1099门，元件数门，元件数 100999个个 LSI 逻辑门逻辑门 100999门，元件数门，元件数 104门，元件数门，元件数 105个个第14页，共66页，编辑
5、于2022年，星期二二极管及晶体管的开关特性二极管及晶体管的开关特性 数字电路中的晶体二极管、三极管和MOS管工作在开关状态。导通状态：相当于开关闭合截止状态：相当于开关断开。逻辑变量两状态开关：在逻辑代数中逻辑变量有两种取值：0和1；电子开关有两种状态：闭合、断开。半导体二极管、三极管和MOS管，则是构成这种电子开关的基本开关元件。第15页，共66页，编辑于2022年，星期二3.2半导体二极管门电路半导体二极管的结构和外特性（半导体二极管的结构和外特性（Diode）二极管的结构：二极管的结构：PN结结+引线引线+封装构成封装构成PN第16页，共66页，编辑于2022年，星期二3.2半导体二极
6、管门电路二极管的基本特性：二极管的基本特性：单单向导电性向导电性正向偏置时正向偏置时二极管导二极管导通通反向偏置时反向偏置时二极管截二极管截止止二极管的伏安特性二极管的伏安特性图 二极管的伏安特性曲线第17页，共66页，编辑于2022年，星期二3.2半导体二极管门电路正向导通时UD(ON)0.7V（硅）（硅）0.3V（锗）（锗）RD几 几十相当于开关闭合图 二极管的伏安特性曲线第18页，共66页，编辑于2022年，星期二反向截止时反向饱和电流极小反向电阻很大（约几百k）相当于开关断开图 二极管的伏安特性曲线第19页，共66页，编辑于2022年，星期二二极管的伏安特性第20页，共66页，编辑于2
7、022年，星期二第21页，共66页，编辑于2022年，星期二二极管的开关等效电路正向导通电阻和正向导通压降都不能忽略第22页，共66页，编辑于2022年，星期二二极管的动态电流波形滞后，等待PN结内部建立起足够的电荷梯度才开始形成扩散电流尝存一些电荷，随着存储电荷的消散，反向电流迅速减小。第23页，共66页，编辑于2022年，星期二二极管与门第24页，共66页，编辑于2022年，星期二二极管与门二极管与门设VCC=5V加到A,B的 VIH=3V VIL=0V二极管导通时 VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111规定3V
8、以上为10.7V以下为0第25页，共66页，编辑于2022年，星期二1、体积大、工作不可靠。、体积大、工作不可靠。2、带负载能力差。、带负载能力差。3、各种门的输入、输出电平不匹配，电平有、各种门的输入、输出电平不匹配，电平有偏移。偏移。4、只用于、只用于IC内部电路。内部电路。第26页，共66页，编辑于2022年，星期二二极管或门第27页，共66页，编辑于2022年，星期二 二极管或门设VCC=5V加到A,B的 VIH=3V VIL=0V二极管导通时 VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111规定2.3V以上为10V以下为
9、0第28页，共66页，编辑于2022年，星期二3.3 CMOS门电路第29页，共66页，编辑于2022年，星期二MOSFET历史Atalla 1960年，美国贝尔实验室Kahng和Atalla成功地研制出第一只MOSFET.优势优势噪声系数小噪声系数小噪声系数小噪声系数小制造成制造成本低廉本低廉 功耗小功耗小功耗小功耗小体积小体积小集成度高集成度高输入输入阻抗高阻抗高第30页，共66页，编辑于2022年，星期二MOSFET的应用微处理器微处理器半导体存储器半导体存储器其它应用其它应用IC（数字电路、数模混合电路）（数字电路、数模混合电路）当今集成电路设当今集成电路设计的核心计的核心45nmPe
10、nryn四核酷睿2处理器晶体管达8.2亿个第31页，共66页，编辑于2022年，星期二MOSFET概念金属氧化物半导体金属氧化物半导体 场效应晶体管场效应晶体管Metal-Oxide-Semiconductor Field-Effect Transistor 四端器件四端器件：G：栅(Gate)，控制沟道中的电荷量S：源(Source)，重掺杂、与电极形成欧姆接触D：漏(Drain)，重掺杂、与电极形成欧姆接触B：衬底(Bulk)几何参数几何参数：W,L,tOX 场效应场效应晶体管：电压控制型的器件。在栅极上施加电压时，在栅电场的作用下，半导体氧化物界面下边的半导体中感生出可动电荷，可动载流子
11、在源和漏之间提供一导电沟道沟道。沟道中的可动载流子受栅栅电场电场电容耦合的控制。栅电极：绝缘层上的金属接触叫做栅极，重掺杂的多晶硅也可以作为栅电极。pMOSFET:p型沟道，n型衬底，器件靠空穴导电。nMOSFET:n型沟道，p型衬底，器件靠电子导电。基本用途：以栅极电压为输入、以漏源电流为输出的电压输入、电流输出的电压控制型放大器和开关第32页，共66页，编辑于2022年，星期二MOSFET的结构施加栅压，氧化物半导体界面处的能带发生弯曲核心：核心：MOS电容，氧化层扮演电容器绝缘体的角色，而电容值由氧化层的厚度与二氧化硅的介电常数来决定。栅极与衬底则成为MOS电容的两个端点。结构：结构：M
12、OS电容栅极两侧的两个背靠背的pn结。以nMOSFET为例单位面积的栅氧化层电容：单位面积的栅氧化层电容：第33页，共66页，编辑于2022年，星期二MOSFET的工作原理栅极上没有外加电压时，栅极上没有外加电压时，n+n+源区和源区和n+n+漏区之间被两个背靠背的漏区之间被两个背靠背的pnpn结隔离。如果此时在源漏之间加上一个电压结隔离。如果此时在源漏之间加上一个电压V VDSDS,源和漏之间只源和漏之间只有一个很小的反向泄漏电流。有一个很小的反向泄漏电流。在栅和衬底之间加上电压，就会产生垂直于在栅和衬底之间加上电压，就会产生垂直于Si-SiOSi-SiO2 2界面的电场，界面的电场，在界面
13、的半导体一侧，就会产生空间电荷。如果这个电压足够大，在界面的半导体一侧，就会产生空间电荷。如果这个电压足够大，两个两个n+n+区之间形成表面区之间形成表面反型层反型层（沟道沟道），源和漏导通，电流从），源和漏导通，电流从漏流向源。漏流向源。第34页，共66页，编辑于2022年，星期二NMOS管和管和PMOS管的通断条件管的通断条件NMOS当当VGSVTN时导通时导通当当VGSVTN时截止时截止PMOS当当VGSVTP时导通时导通 当当VGSVTP时截止时截止 第35页，共66页，编辑于2022年，星期二类型第36页，共66页，编辑于2022年，星期二二、输入特性和输出特性输入特性：直流电流为输
14、入特性：直流电流为0，看进去有一个输入电容，看进去有一个输入电容CI，对动态有影响。，对动态有影响。输出特性：输出特性：iD=f(VDS)对应不同的对应不同的VGS下得一族曲线下得一族曲线。第37页，共66页，编辑于2022年，星期二漏极特性曲线（分三个区域）截止区截止区恒流区恒流区可变电阻区可变电阻区第38页，共66页，编辑于2022年，星期二漏极特性曲线（分三个区域）截止区：截止区：VGS 109第39页，共66页，编辑于2022年，星期二漏极特性曲线（分三个区域）恒流区：恒流区：iD 基本上由基本上由VGS决定，与决定，与VDS 关系不大关系不大转移特性曲线第40页，共66页，编辑于20
15、22年，星期二漏极特性曲线（分三个区域）可变电阻区：当可变电阻区：当VDS 较低（近似为较低（近似为0），），VGS 一定时，一定时，这个电阻受这个电阻受VGS 控制、可变控制、可变。可变电阻区第41页，共66页，编辑于2022年，星期二三、MOS管的基本开关电路第42页，共66页，编辑于2022年，星期二四、等效电路OFF，截止状态，截止状态 ON，导通状态，导通状态栅极输入电容第43页，共66页，编辑于2022年，星期二五、MOS管的四种类型增强型增强型耗尽型耗尽型大量正离子导电沟道由零栅压时的电流和阈值电压区分第44页，共66页，编辑于2022年，星期二3.3.2 CMOS反相器的电路结
16、构和工作原理一、电路结构一、电路结构PMOS管管NMOS管管CMOS电路电路柵柵极极相相连连做输入端做输入端漏极相连漏极相连做输出端做输出端第45页，共66页，编辑于2022年，星期二 工作原理CMOS反相器 UIL=0V截止导通UOHVDD当uI=UIL=0V时，VTN截止，VTP导通，uO=UOHVDD 第46页，共66页，编辑于2022年，星期二CMOS反相器 UIH=VDD截止UOL 0V当uI=UIH=VDD，VTN导通，VTP截止，uO=UOL0V导通第47页，共66页，编辑于2022年，星期二 逻辑功能实现反相器功能（非逻辑）。工作特点VTP和VTN总是一管导通而另一管截止，流过
17、VTP和VTN的静态电流极小（纳安数量级），因而CMOS反相器的静态功耗极小。这是CMOS电路最突出的优点之一。Complementary-Symmetry MOS互补对称式互补对称式MOS第48页，共66页，编辑于2022年，星期二CMOS反相器的工艺结构第49页，共66页，编辑于2022年，星期二二、电压、电流传输特性第50页，共66页，编辑于2022年，星期二二、电压传输特性阈值电压：电压传输特性转折区中点所对应的输入电压。第51页，共66页，编辑于2022年，星期二电流传输特性转折区中点：电流最大CMOS反相器在使用时应尽量避免长期工作在BC段。AB、CD段电流几乎为零。第52页，共6
18、6页，编辑于2022年，星期二Ideal VTC of an inverterVinVoutVDDVDD/2VDDGain=0Gain=0Gain=0VDDVDD/20VDD01010Input rangeOutput range第53页，共66页，编辑于2022年，星期二VinVoutVOHLow gainLow gainGain10VOHVSVOLVIHVILVOULVOUHVSVDDVout=VinPractical VTC of an inverter1001VOHVDDVOUHVIHVOULVOLVIL0Input rangeOutput rangeX(unknown)X(unkno
19、wn)第54页，共66页，编辑于2022年，星期二VILVOHVOUHValid logic 0Valid logic 10VinVout第55页，共66页，编辑于2022年，星期二VOHVOLVOHVOHVOLVOHVOLVOL123456（a）Noiesless systemVOHvnVOHVOL?vn+123456（b）System with single stage noise of magnitude vn第56页，共66页，编辑于2022年，星期二第57页，共66页，编辑于2022年，星期二SSNMH=VOHVSSSNML=VSVOLV02V04VI(Even)VO(Odd)VOH
20、VSVO(Even)VI(Odd)VSV03V05SSNMHSSNMLVOL(=V06)vn第58页，共66页，编辑于2022年，星期二-1-1NMHNMLVILVOULVIHVOUHVOHVINVOUTVOHVDDVOLVOL1010VOL(max)VIH(min)VOH(min)VIL(max)VNHVNLV0VINMH=VOHVIHNML=VILVOLVNH=VOH(min)VIH(min)VML=VIL(max)VOL(max)第59页，共66页，编辑于2022年，星期二三、输入噪声容限第60页，共66页，编辑于2022年，星期二结论：可以通过提高结论：可以通过提高VDD来提高噪声容限
21、来提高噪声容限第61页，共66页，编辑于2022年，星期二CMOS 反相器的静态输入和输出特性输入保护电路输入保护电路：(a)74HC (b)4000第62页，共66页，编辑于2022年，星期二输入保护电路vIVDD+VDF,D1导通；栅极电导通；栅极电位被钳位；位被钳位；vI-0.7,D2导通；导通；栅极电位被钳栅极电位被钳位；位；第63页，共66页，编辑于2022年，星期二输入特性在正常的输入信号范围内，即在正常的输入信号范围内，即0.7V VI(VDD+0.7)V时输入电流时输入电流iI=0。因为。因为CMOS门电路的门电路的GS间有一层绝缘的间有一层绝缘的SiO2薄层。薄层。在在0.7V (VDD+0.7)V以外的区域，以外的区域，iI从零开始增大，从零开始增大，并随并随vI增加急剧上升，原因是保护电路中的二极管已进入增加急剧上升，原因是保护电路中的二极管已进入导通状态。导通状态。第64页，共66页，编辑于2022年，星期二低电平输出特性第65页，共66页，编辑于2022年，星期二高电平输出特性第66页，共66页，编辑于2022年，星期二