第二章存储器精选文档.ppt

《第二章存储器精选文档.ppt》由会员分享，可在线阅读，更多相关《第二章存储器精选文档.ppt（50页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第二章存储器本讲稿第一页，共五十页概概 述述 存储器是计算机的重要部件，有记忆功能，用来存存储器是计算机的重要部件，有记忆功能，用来存放指令代码和操作数。放指令代码和操作数。内存（主存）内存（主存）主机内部由半导体器件构成主机内部由半导体器件构成辅助存储器辅助存储器 位于主机外部用位于主机外部用接口接口与主机连接与主机连接 高速缓冲存储器高速缓冲存储器 主存和微处理器之间主存和微处理器之间 本讲稿第二页，共五十页双极型双极型MOS型型工艺工艺随机存储器随机存储器（RAM）只读存储器只读存储器（ROM）半存半存导储导储体器体器静态静态RAM（SRAM）动态动态RAM（DRAM/iRAM）掩膜式掩

2、膜式ROM（MROM）可编程可编程ROM（PROM）可擦除可擦除PROM（EPROM）电可擦除电可擦除PROM（EEPROM)2.1 半导体存储器的分类及性能指标半导体存储器的分类及性能指标本讲稿第三页，共五十页 1.容量容量 存储器芯片的容量是以存储存储器芯片的容量是以存储1位（位（bit）二进制数为单位）二进制数为单位的，因此存储器的容量即指每个存储器芯片所能存储的二进的，因此存储器的容量即指每个存储器芯片所能存储的二进制数的位数。制数的位数。存储器容量存储器容量=存储单元数存储单元数 x 位数位数例例 1K x 8 虽然微型计算机的字长已经达到虽然微型计算机的字长已经达到16位、位、32

3、位甚至位甚至64位，位，但其内存仍以一个字节为一个单元，不过在这种微型计算机中但其内存仍以一个字节为一个单元，不过在这种微型计算机中，一次可同时对，一次可同时对2、4、8个单元进行访问个单元进行访问。本讲稿第四页，共五十页2.存取速度存取速度 存储器芯片的存取速度是用存取时间来衡量的。它存储器芯片的存取速度是用存取时间来衡量的。它是指从是指从CPU给出有效的存储器地址信息到完成有效数据给出有效的存储器地址信息到完成有效数据存取所需要的时间。存取时间越短，则速度越快。超高存取所需要的时间。存取时间越短，则速度越快。超高速存储器的存取时间已小于速存储器的存取时间已小于20ns，中速存储器在，中速存

4、储器在100200ns之间，低速存储器的存取时间在之间，低速存储器的存取时间在300ns以上。以上。3.可靠性可靠性4.功耗功耗5.价格价格本讲稿第五页，共五十页2.2 随机存储器随机存储器(RAM)数据存储器，不能长期保存数据，掉电后数据丢数据存储器，不能长期保存数据，掉电后数据丢失，一般可对部分失，一般可对部分RAMRAM配置掉电保护电路，在掉电过程配置掉电保护电路，在掉电过程中实现电源切换。中实现电源切换。1）.静态存储器（静态存储器（SRAM）SRAM内部采用双稳态电路存储二进制数信息内部采用双稳态电路存储二进制数信息0和和1。本讲稿第六页，共五十页SRAM数据位基本存储电路图数据位基

5、本存储电路图 本讲稿第七页，共五十页1616阵列存储器内部结构方框图阵列存储器内部结构方框图 本讲稿第八页，共五十页16168组成组成256字节字节RAM方框图方框图 本讲稿第九页，共五十页 存储器的容量存储器的容量2 2,其中其中为所需片内地址线的根数。为所需片内地址线的根数。1KB，片内地址线，片内地址线10根（根（A9A0）2KB，片内地址线，片内地址线11根（根（A10A0）4KB，片内地址线，片内地址线12根（根（A11A0）8KB，片内地址线，片内地址线13根（根（A12A0）1616存储阵列需要八根地址信号线（存储阵列需要八根地址信号线（A7A0），），称为称为片内地址线片内地址

6、线，不同容量的存储器所需要的片内地址线根数不同容量的存储器所需要的片内地址线根数不同。不同。本讲稿第十页，共五十页 SRAM采用双采用双稳态电稳态电路，使用晶体管路，使用晶体管较较多，所以集成度多，所以集成度低，大容量的低，大容量的SRAM不多不多见见，常用容量一般不超，常用容量一般不超过过1MB SRAM芯片型号芯片型号 6116（2K8）、）、6264（8K8）、）、62128（16K8）、）、62256（32K8）6116芯片的容量芯片的容量为为2K8位，有位，有2048个存个存储单储单元，元，片内片内地址地址线线11根根A10A0，7根用于行地址根用于行地址译码输译码输入，入，4根用于

7、列根用于列地址地址译码输译码输入，从而形成了入，从而形成了16128个位存个位存储阵储阵列，列，6116芯芯片以字片以字节为单节为单位即位即总总共有共有81612816384个存个存储储位。位。本讲稿第十一页，共五十页本讲稿第十二页，共五十页2.动态随机存储器（动态随机存储器（DRAM)电容电容C有电荷时，为逻辑有电荷时，为逻辑“1”，没有电荷时，为逻辑，没有电荷时，为逻辑“0”。电。电容都存在漏电，电容的放电过程容都存在漏电，电容的放电过程导致电荷流失，信息也就丢失，导致电荷流失，信息也就丢失，解决的办法是刷新，即每隔一定解决的办法是刷新，即每隔一定时间（一般为时间（一般为2ms）就要刷新一

8、）就要刷新一次，使原来处于逻辑电平次，使原来处于逻辑电平“1”的的电容的电荷又得到补充，而原来电容的电荷又得到补充，而原来处于电平处于电平“0”的电容仍保持的电容仍保持“0”。本讲稿第十三页，共五十页 读操作时，根据行地址译码，某一条行选择线为高电平，本读操作时，根据行地址译码，某一条行选择线为高电平，本行上存储电路中的管子行上存储电路中的管子T导通，连在每一列上的刷新放大器读取导通，连在每一列上的刷新放大器读取对应存储电容上的电压值。刷新放大器将此电压值转换为对应对应存储电容上的电压值。刷新放大器将此电压值转换为对应的逻辑电平的逻辑电平“0”或或“1”，写到存储电容上，而列地址译码产，写到存

9、储电容上，而列地址译码产生列选择信号，所选中的列存储电路才受到驱动，从而可读取生列选择信号，所选中的列存储电路才受到驱动，从而可读取信息。信息。写操作时，行选择信号为写操作时，行选择信号为“1”，T管处于导通状态，此管处于导通状态，此时列选择信号也为时列选择信号也为“1”，则此基本存储电路被选中，于是，则此基本存储电路被选中，于是由外接数据线送来的信息通过刷新放大器和由外接数据线送来的信息通过刷新放大器和T管送到电容管送到电容C上上。本讲稿第十四页，共五十页 刷新是逐行进行的，当某一行选择信号为刷新是逐行进行的，当某一行选择信号为“1”时，表示选时，表示选中了该行，电容上信息送到刷新放大器上，

10、刷新放大器又对中了该行，电容上信息送到刷新放大器上，刷新放大器又对这些电容立即进行重写。刷新时，列选择信号总是为这些电容立即进行重写。刷新时，列选择信号总是为“0”，因此电容上信息不可能被送到数据总线上。，因此电容上信息不可能被送到数据总线上。动态动态RAM2164 本讲稿第十五页，共五十页 DRAM芯片芯片2164A的容量为的容量为64K1bit，即片内有，即片内有65536个存个存储单元，每个单元只有储单元，每个单元只有1位数据，用位数据，用8片片2164A才能构成才能构成64KB的存储器，寻址的存储器，寻址64KB的存储空间需片内地址线的存储空间需片内地址线16根。根。为为减少芯片地址减

11、少芯片地址线线引脚数目，片内地址引脚数目，片内地址线线又分又分为为行地行地址址线线和列地址和列地址线线且分且分时时工作，工作，这样这样DRAM，对对外部只需引外部只需引出出8条地址条地址线线。芯片内部有地址。芯片内部有地址锁锁存器，利用多路开关，存器，利用多路开关，由列地址由列地址选选通信号通信号CAS把后送来的把后送来的8位地址送至列地址位地址送至列地址锁锁存器，存器，这这8条地址条地址线线也用于刷新，刷新也用于刷新，刷新时时一次一次选选中一行，中一行，2ms内全部刷新一次。内全部刷新一次。本讲稿第十六页，共五十页2.3 只读存储器（只读存储器（ROM)只读存储器具有掉电后信息不丢失特点（非

12、易失性），只读存储器具有掉电后信息不丢失特点（非易失性），又称为固定存储器和永久性存储器。用来存储程序。又称为固定存储器和永久性存储器。用来存储程序。MROM 掩膜型只读存储器掩膜型只读存储器 生产成本低，数据由厂家一次性写入，不能修改。生产成本低，数据由厂家一次性写入，不能修改。PROM 可编程只读存储器可编程只读存储器 MOS管串有一段管串有一段“熔丝熔丝”构成，芯片出厂时所有构成，芯片出厂时所有“熔熔丝丝”均处于连通状态（均处于连通状态（“1”态），用户借助专用编程器态），用户借助专用编程器一次性写入，若写入数据一次性写入，若写入数据“0”位，则位，则“熔丝熔丝”断开，不断开，不可恢复。

13、可恢复。本讲稿第十七页，共五十页 EPROM 可擦除可编程只读存储器可擦除可编程只读存储器 用户借助仿真器，选择适当的写入电压，将程序写入用户借助仿真器，选择适当的写入电压，将程序写入EPROM，擦除时利用紫外线照射。擦净后，读出的状态，擦除时利用紫外线照射。擦净后，读出的状态为为“FFH”,可重复写入上万次。可重复写入上万次。EPROM 芯片型号有芯片型号有 2716（2K8)2732（4K8)2764（8K8)7128(16K8)等等,可与相同容量的可与相同容量的SRAM引脚兼容。引脚兼容。EEPROM(E2PROM)：电擦除可编程只读存储器用专门的电擦除可编程只读存储器用专门的擦除器擦除

14、，可在线擦除和编程、擦除器擦除，可在线擦除和编程、写入过程中自动擦除并写入，写入过程中自动擦除并写入，但擦除时间约但擦除时间约10ms。本讲稿第十八页，共五十页 高压（高压（+21V）编程）编程2816、2817 低压（低压（+5V）编程）编程2816A、2864A、28512A、28010（1MB）、）、28040（4MB）、）、NMC98C64A 读取时间为读取时间为120150ns 字节擦和写时间约字节擦和写时间约10ms左右，需用程序延时左右，需用程序延时闪速存储器（闪速存储器（Flash Memory）采用非挥发性存储技术，能够在线擦除重写，写入速度已达采用非挥发性存储技术，能够在线

15、擦除重写，写入速度已达nsns级，类似于级，类似于RAMRAM，掉电后信息可保持，掉电后信息可保持1010年。年。典型的典型的闪闪存芯片有存芯片有29C25629C256（32K832K8）29C51229C512（64K8)29C10164K8)29C101（128K8128K8）29C02029C020（256K8256K8）29C04029C040（512K8512K8）29C08029C080（1024K81024K8）本讲稿第十九页，共五十页2.4 存储器的体系结构及扩展存储器的体系结构及扩展1.存储器的体系结构存储器的体系结构本讲稿第二十页，共五十页2.高速缓冲存储器（高速缓冲存储

16、器（Cache）在计算机发展过程中，在计算机发展过程中，CPU与内存速度不匹配与内存速度不匹配的矛盾越来的矛盾越来越突出，例如越突出，例如100MHz的的Pentium处理器平均每处理器平均每10ns就要执行就要执行一条指令，而一条指令，而DRAM的典型存取速度是的典型存取速度是60120ns。为解决这一。为解决这一矛盾，高档计算机普遍采用了矛盾，高档计算机普遍采用了cache-内存这样的体系结构内存这样的体系结构，即在即在CPU与内存之间增加一级或多级与与内存之间增加一级或多级与CPU速度匹配的高速缓速度匹配的高速缓冲存储器冲存储器cache，用来提高内存系统的性能价格比。，用来提高内存系统

17、的性能价格比。程序访问具有局部属性，对某一局部地址只用频繁程序访问具有局部属性，对某一局部地址只用频繁可考虑用高性能可考虑用高性能SRAM组成高速小容量的缓冲器即组成高速小容量的缓冲器即Cache。本讲稿第二十一页，共五十页Cache命中问题命中问题 访问内存的数据或代码已存于访问内存的数据或代码已存于cache内的情况称内的情况称为为cache命中命中。本讲稿第二十二页，共五十页3.虚拟存储器虚拟存储器 物理存储器是物理存储器是CPU可访问的存储器空间，其容量由可访问的存储器空间，其容量由CPU的地址总线宽度所决定；而虚拟存储器是程序占有的的地址总线宽度所决定；而虚拟存储器是程序占有的空间，

18、它的容量是由空间，它的容量是由CPU内部结构所决定。内部结构所决定。虚拟存储器为了给用户提供更大的随机存取空间而虚拟存储器为了给用户提供更大的随机存取空间而采用的一种存储技术。它将采用的一种存储技术。它将内存与外存内存与外存结合使用，好像结合使用，好像有一个容量极大的内存储器，有一个容量极大的内存储器，工作速度接近于内存工作速度接近于内存，每位，每位成本又与辅存相近，在整机形成多层次存储系统成本又与辅存相近，在整机形成多层次存储系统 虚拟存储器为了给用户提供更大的随机存取空间而采用的虚拟存储器为了给用户提供更大的随机存取空间而采用的一种存储技术。它将一种存储技术。它将内存与外存内存与外存结合使

19、用，好像有一个结合使用，好像有一个容量极大的内存储器，容量极大的内存储器，工作速度接近于内存工作速度接近于内存，每位成本，每位成本又与辅存相近，在整机形成多层次存储系统又与辅存相近，在整机形成多层次存储系统 利用利用“描述符描述符”实现对虚拟存储的管理。实现对虚拟存储的管理。本讲稿第二十三页，共五十页4.存储器的扩展技术存储器的扩展技术三种方式三种方式位扩展位扩展字扩展字扩展字位全扩展字位全扩展本讲稿第二十四页，共五十页1）.位扩展位扩展位扩展的连接方法位扩展的连接方法 存储芯片的地址线，片存储芯片的地址线，片选信号线及控制信号线均并选信号线及控制信号线均并联。联。数据线按数据位的高低数据线按

20、数据位的高低顺序分别连到数据总线上。顺序分别连到数据总线上。本讲稿第二十五页，共五十页2）.字扩展字扩展 所谓字扩展就是存储单元数的扩展，数据宽度仍以所谓字扩展就是存储单元数的扩展，数据宽度仍以字节为单位，只是对存储器系统的寻址空间进行扩展。字节为单位，只是对存储器系统的寻址空间进行扩展。字扩展的连接方法字扩展的连接方法 存储器芯片的地址存储器芯片的地址 线、数据线、读、线、数据线、读、控制信号线均并联。控制信号线均并联。片选信号线是各自独片选信号线是各自独 立被选中的。立被选中的。存储器的字扩展图存储器的字扩展图 本讲稿第二十六页，共五十页3）.字位全扩展字位全扩展 如如果果存存储储器器的的

21、字字数数和和位位数数都都不不能能满满足足需需要要，就就要要进进行行字字和和位位的的全全扩扩展展，字字位位全全扩扩展展是是由由字字扩扩展展电电路路和和位位扩扩展展电路组合而成。电路组合而成。本讲稿第二十七页，共五十页2.5 存储器与存储器与CPU的连接的连接1.连接时应注意的问题连接时应注意的问题 在微型计算机在微型计算机，CPU对存储器进行读写操作，首先要由对存储器进行读写操作，首先要由地址总线给出地址信号，然后发出读写控制信号，最后才能地址总线给出地址信号，然后发出读写控制信号，最后才能在数据总线上进行数据的读写。在数据总线上进行数据的读写。1）.CPU总线的带负载能力总线的带负载能力 CP

22、U在设计时，一般输出线的带负载能力为在设计时，一般输出线的带负载能力为1个个TTL电电路，现在带的是存储器（为路，现在带的是存储器（为MOS管），直流负载很小，管），直流负载很小，主要是电容负载，故在简单系统中，主要是电容负载，故在简单系统中，CPU可直接与存储器可直接与存储器相连，而在较大系统中，可加驱动器再与存储器相连。相连，而在较大系统中，可加驱动器再与存储器相连。本讲稿第二十八页，共五十页2）.CPU时序与存储器存取速度之间的配合时序与存储器存取速度之间的配合 CPU的取指周期和对存储器读写都有固定的时序，的取指周期和对存储器读写都有固定的时序，由此决定了对存储器存取速度的要求。具体地

23、说，由此决定了对存储器存取速度的要求。具体地说，CPU对存储器进行读操作时，对存储器进行读操作时，CPU发出地址和读命发出地址和读命令后，存储器必须在限定时间内给出有效数据。而当令后，存储器必须在限定时间内给出有效数据。而当CPU对存储器进行写操作时，存储器必须在写脉冲有对存储器进行写操作时，存储器必须在写脉冲有效时间内将数据写入指定存储单元，否则就无法保证效时间内将数据写入指定存储单元，否则就无法保证迅速准确地传送数据。迅速准确地传送数据。本讲稿第二十九页，共五十页3）.存储器组织、地址分配存储器组织、地址分配 微型计算机字长有微型计算机字长有8位、位、16位和位和32位之分，存储器均以字位

24、之分，存储器均以字节为基本存储单元，存储节为基本存储单元，存储1个个16位或位或32位数据，就要放在连位数据，就要放在连续的几个内存单元内，这种存储器称为续的几个内存单元内，这种存储器称为“字节编址结构字节编址结构”，80286、80386 CPU是是16位或位或32位数的低字节放在低地址位数的低字节放在低地址（偶地址）存储单元中。（偶地址）存储单元中。2.存储器的译码方式存储器的译码方式 存储器都是挂在总线上的！并由系统唯一的分配一个地址，存储器都是挂在总线上的！并由系统唯一的分配一个地址，地址信息经过地址译码电路产生一个选通信号片选），选中某地址信息经过地址译码电路产生一个选通信号片选），

25、选中某一片存储器，对该存储器进行读写操作。一片存储器，对该存储器进行读写操作。本讲稿第三十页，共五十页 当当CPU访问存储器时，出现在地址总线（访问存储器时，出现在地址总线（AB）上的地址）上的地址信号可划分为两部分，直接与存储器连接的地址线可称为信号可划分为两部分，直接与存储器连接的地址线可称为片片内地址线内地址线，其所用根数与存储器的容量有关，容量等于，其所用根数与存储器的容量有关，容量等于2N；其中；其中N为片内地址线的根数；剩余的地址线称为为片内地址线的根数；剩余的地址线称为片外地址片外地址线线，常可做为，常可做为存储芯片的片选地址线或译码电路的输入地存储芯片的片选地址线或译码电路的输

26、入地址线。址线。1）.地址译码方式地址译码方式三种方式三种方式线选译码方式线选译码方式译码器方式译码器方式部分译码器方式部分译码器方式全译码器方式全译码器方式本讲稿第三十一页，共五十页 线选译码方式：线选译码方式：利用片外地址线或其他直接与存储器利用片外地址线或其他直接与存储器芯片片选引脚线连接，方法简单，不需附加译码电路，适用芯片片选引脚线连接，方法简单，不需附加译码电路，适用于存储芯片较少，而且片外地址线充足的系统。于存储芯片较少，而且片外地址线充足的系统。注意：注意：若有多条片选线时，在若有多条片选线时，在CPU访问存储器期间只访问存储器期间只能有能有一根一根处于有效状态，不允许出现多条

27、片选线同时有处于有效状态，不允许出现多条片选线同时有效的现象。效的现象。译码器方式：译码器方式：利用译码器的输出与存储器的片选引脚线利用译码器的输出与存储器的片选引脚线相连，译码器的输入常采用片外地址线提供，根据片外地址线相连，译码器的输入常采用片外地址线提供，根据片外地址线的使用情况，译码器方式又的使用情况，译码器方式又可分为全译码方式和部分译码方可分为全译码方式和部分译码方式。式。本讲稿第三十二页，共五十页 全译码方式：全译码方式：指所有片外地址线都接入译码器输入端，没有指所有片外地址线都接入译码器输入端，没有剩余，其特点是：存储器的每一个存储单元只有唯一的一个地剩余，其特点是：存储器的每

28、一个存储单元只有唯一的一个地址与之对应，不存在地址重叠现象。址与之对应，不存在地址重叠现象。部分译码方式：部分译码方式：只有部分片外地址线参加译码，剩余线状只有部分片外地址线参加译码，剩余线状态可任意，所以会出现地址重叠现象，即一个存储单元将有态可任意，所以会出现地址重叠现象，即一个存储单元将有多个地址与之对应，对于剩余多个地址与之对应，对于剩余AB线，尽量按线，尽量按“0”选取。选取。2）.地址译码器地址译码器 地址译码器的功能是根据输入的片外地址码译码输出选通地址译码器的功能是根据输入的片外地址码译码输出选通一个存储芯片或一个存储芯片或I/O设备，再结合片内地址码共同指向某一单设备，再结合

29、片内地址码共同指向某一单元。任何时刻译码器的输出是唯一的，即只能有一个设备被元。任何时刻译码器的输出是唯一的，即只能有一个设备被选中。选中。本讲稿第三十三页，共五十页74LS138引脚和逻辑框图引脚和逻辑框图 本讲稿第三十四页，共五十页本讲稿第三十五页，共五十页3).CPU与存储器的连接和地址分析与存储器的连接和地址分析 SRAM引脚结构引脚结构VCC（+5V）本讲稿第三十六页，共五十页8DB16AB2CB总线系统总线系统 本讲稿第三十七页，共五十页 例例1.线选法应用。在线选法应用。在8DB16AB2CB总线系统中扩展总线系统中扩展一片一片2764。本讲稿第三十八页，共五十页 A14,A15

30、悬空，可选任意状态（一般取悬空，可选任意状态（一般取0），因此产生地），因此产生地址重叠现象。址重叠现象。地址分析地址分析本讲稿第三十九页，共五十页 例例2 部分译码方式应用。部分译码方式应用。8DB16AB2CB总线系统中总线系统中扩展扩展2片片2716。本讲稿第四十页，共五十页地址分析地址分析本讲稿第四十一页，共五十页 例例3.全译码方式应用。全译码方式应用。8DB16AB2CB总线系统中扩总线系统中扩展展2片片6264和和1片片2764。本讲稿第四十二页，共五十页地址分析地址分析本讲稿第四十三页，共五十页 练习练习1：设有一个总线系统：设有一个总线系统DB（D0D7），），AB（A15A

31、0),CB（RD、WR），有两片），有两片6264（8K2），设计一），设计一个存储系统，要求从个存储系统，要求从0000H开始编址，且地址连续。译开始编址，且地址连续。译码器使用码器使用138译码器。译码器。解：解：6264（1）的地址范围：）的地址范围：0000H1FFFH 6264（2）的地址范围：）的地址范围：2000H3FFFH 6264需需13根片内地址线，即根片内地址线，即A0A12本讲稿第四十四页，共五十页构造总线构造总线本讲稿第四十五页，共五十页地址分析地址分析本讲稿第四十六页，共五十页练习：练习：用用Y4选选6264（1），），Y6选选6264（2）求地址范围。）求地址范围

32、。6264（1）：）：8000H9FFFH6264（2）：）：C000HDFFFH本讲稿第四十七页，共五十页练习练习2：设有一个总线系统：设有一个总线系统DB（D0D7），），AB（A15A0),CB（RD、WR），有两片），有两片2716（2K2）和一片）和一片2732（4K），设计一个存储系统，要求），设计一个存储系统，要求2716（1）从）从0000H开始编址，且地址连续，开始编址，且地址连续，2732从从1000H开始编址，译码器要求开始编址，译码器要求使用使用138译码器。译码器。解：解：2716（1）的地址范围：）的地址范围：0000H07FFH 2716（2）的地址范围：）的地址范围：0800H0FFFH 2732的地址范围：的地址范围：1000H1FFFH本讲稿第四十八页，共五十页构造总线构造总线本讲稿第四十九页，共五十页地址分析地址分析本讲稿第五十页，共五十页