《第18章模数转换和数模转换PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第18章模数转换和数模转换PPT讲稿.ppt（68页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第18章模数转换和数模转换第1页，共68页，编辑于2022年，星期日18.1 概概 述述 为了能用数字技术来处理模拟信号，必须把模拟信号转换成数字信号，才能送入数字系统进行处理。同时，往往还需把处理后的数字信号转换成模拟信号，作为最后的输出。我们把前一种从模拟信号到数字信号的转换称为模数转换，或称为A/D（AnalogtoDigital）转换，把后一种从数字信号到模拟信号的转换称为D/A（DigitaltoAnalog）转换。同时，把实现A/D转换的电路称为A/D转换器（Analog DigitalConverter）；把实现D/A转换的电路称为D/A转换器（DigitalAnalogConv
2、erter）。第2页，共68页，编辑于2022年，星期日在目前常见的D/A转换器中，有权电阻网络D/A转换器，倒梯形电阻网络D/A转换器等。A/D转换器的类型也有多种，可以分为直接A/D转换器和间接A/D转换器两大类。在直接A/D转换器中，输入的模拟信号直接被转换成相应的数字信号；而在间接A/D转换器中，输入的模拟信号先被转换成某种中间变量（如时间、频率等），然后再将中间变量转换为最后的数字量。第3页，共68页，编辑于2022年，星期日18.2 D/A转换器（转换器（DAC）18.2.1 D/A转换器的基本工作原理转换器的基本工作原理 D/A转换器是将输入的二进制数字信号转换成模拟信号，以电压
3、或电流的形式输出。因此，D/A转换器可以看作是一个译码器。一般常用的线性D/A转换器，其输出模拟电压U和输入数字量D之间成正比关系，即U=KD，式中K为常数。D/A转换器的一般结构如图18-1所示，图中数据锁存器用来暂时存放输入的数字信号。n位寄存器的并行输出分别控制n个模拟开关的工作状态。通过模拟开关，将参考电压按权关系加到电阻解码网络。第4页，共68页，编辑于2022年，星期日图18-1DAC方框图第5页，共68页，编辑于2022年，星期日18.2.2 D/A转换器的主要电路形式转换器的主要电路形式 1.权电阻网络权电阻网络D/A转换器转换器 图图 18-2 权电阻权电阻DAC 第6页，共
4、68页，编辑于2022年，星期日开关Si的位置受数据锁存器输出的数码Di控制，当Di=1时，Si将电阻网络中相应的电阻Ri和基准电压UR接通；当Di=0时，Si将电阻Ri接地。权电阻网络由n个电阻（20R2n-1R）组成，电阻值的选择应使流过各电阻支路的电流Ii和对应Di位的权值成正比。例如，数码最高位Dn-1，其权值为2n-1，驱动开关Sn-1，连接的电阻Rn-1=2n-1-(n-1)=20R；最低位D0，驱动开关S0，连接的权电阻为R0=2n-1-(0)R=2n-1R。因此，对于任意位Di，其权值为2i，驱动开关Si，连接的权电阻值为Ri=2n-1-iR，即位权（i）越大,对应的权电阻值就
5、越小。第7页，共68页，编辑于2022年，星期日集成运算放大器，作为求和权电阻网络的缓冲，主要是减少输出模拟信号负载变化的影响，并将电流转换为电压输出。当Di=1时，Si将相应的权电阻Ri=2n-1-iR与基准电压UR接通，此时，由于运算放大器负输入端为虚地，该支路产生的电流为当Di=0时，由于Si接地，Ii=0。因此，对于Di位所产生的电流应表示为第8页，共68页，编辑于2022年，星期日运算放大器总的输入电流为运算放大器的输出电压为若Rf=1/2R，代入上式后则得第9页，共68页，编辑于2022年，星期日从上式可见，输出模拟电压U的大小与输入二进制数的大小成正比，实现了数字量到模拟量的转换
6、。当D=Dn-1D0=0时，U=0。当D=Dn-1D0=111时，最大输出电压因而U的变化范围是第10页，共68页，编辑于2022年，星期日2.倒倒T型电阻网络型电阻网络D/A转换器转换器 图18-3R-2R倒T型DAC第11页，共68页，编辑于2022年，星期日从图18-3中可以看出，由UR向里看的等效电阻为R，数码无论是0还是1，开关Si都相当于接地。因此，由UR流出的总电流为I=UR/R，而流入2R支路的电流是依2的倍速递减，流入运算放大器的电流为第12页，共68页，编辑于2022年，星期日运算放大器的输出电压为若Rf=R，并将I=UR/R代入上式，则有可见，输出模拟电压正比于数字量的输
7、入。第13页，共68页，编辑于2022年，星期日18.2.3D/A转换器的主要技术指标转换器的主要技术指标 1.分辨率分辨率分辨率是指输入数字量最低有效位为1时，对应输出可分辨的电压变化量U与最大输出电压Um之比，即分辨率分辨率越高，转换时对输入量的微小变化的反应越灵敏。而分辨率与输入数字量的位数有关，n越大，分辨率越高。第14页，共68页，编辑于2022年，星期日2.转换精度转换精度转换精度是实际输出值与理论计算值之差，这种差值，由转换过程各种误差引起,主要指静态误差，它包括：非线性误差。它是电子开关导通的电压降和电阻网络电阻值偏差产生的，常用满刻度的百分数来表示。比例系数误差。它是参考电压
8、UR的偏离而引起的误差，因UR是比例系数，故称之为比例系数误差。当UR一定时，比例系数误差如图18-4中的虚线所示。第15页，共68页，编辑于2022年，星期日图18-4比率系数误差第16页，共68页，编辑于2022年，星期日漂移误差。它是由运算放大器零点漂移产生的误差。当输入数字量为0时，由于运算放大器的零点漂移，输出模拟电压并不为0。这使输出电压特性与理想电压特性产生一个相对位移，如图18-5中的虚线所示。第17页，共68页，编辑于2022年，星期日图18-5漂移误差第18页，共68页，编辑于2022年，星期日3.建立时间建立时间从数字信号输入DAC起，到输出电流（或电压）达到稳态值所需的
9、时间为建立时间。建立时间的大小决定了转换速度。目前1012位单片集成D/A转换器（不包括运算放大器）的建立时间可以在1微秒以内。第19页，共68页，编辑于2022年，星期日18.2.4 八位集成八位集成DAC0832 图18-6集成DAC0832框图与引脚图第20页，共68页，编辑于2022年，星期日它由一个八位输入寄存器、一个八位DAC寄存器和一个八位D/A转换器三大部分组成，D/A转换器采用了倒T型R-2R电阻网络。由于DAC0832有两个可以分别控制的数据寄存器，所以，在使用时有较大的灵活性，可根据需要接成不同的工作方式。DAC0832中无运算放大器，且是电流输出，使用时须外接运算放大器
10、。芯片中已设置了Rfb，只要将9脚接到运算放大器的输出端即可。若运算放大器增益不够，还须外加反馈电阻。第21页，共68页，编辑于2022年，星期日器件上各引脚的名称和功能如下：ILE：输入锁存允许信号，输入高电平有效。CS：片选信号，输入低电平有效。WR1：输入数据选通信号，输入低电平有效。WR2：数据传送选通信号，输入低电平有效。XFER：数据传送选通信号，输入低电平有效。D7D0：八位输入数据信号。UREF：参考电压输入。一般此端外接一个精确、稳定的电压基准源。UREF可在-10V至+10V范围内选择。Rfb：反馈电阻（内已含一个反馈电阻）接线端。第22页，共68页，编辑于2022年，星期
11、日 IOUT1：DAC输出电流1。此输出信号一般作为运算放大器的一个差分输入信号。当DAC寄存器中的各位为1时，电流最大；为全0时，电流为0。IOUT2：DAC输出电流2。它作为运算放大器的另一个差分输入信号（一般接地）。IOUT1和IOUT2满足如下关系：IOUT1+IOUT2=常数 UCC：电源输入端（一般取+5V）。DGND：数字地。AGND：模拟地。第23页，共68页，编辑于2022年，星期日从DAC0832的内部控制逻辑分析可知，当ILE、CS和WR1同时有效时，LE1为高电平。在此期间，输入数据D7D0进入输入寄存器。当WR2和XFER同时有效时，LE2为高电平。在此期间，输入寄存
12、器的数据进入DAC寄存器。八位D/A转换电路随时将DAC寄存器的数据转换为模拟信号（IOUT1+IOUT2）输出。DAC0832的使用有双缓冲器型、单缓冲器型和直通型等三种工作方式。第24页，共68页，编辑于2022年，星期日图18-7DAC0832的三种工作方式第25页，共68页，编辑于2022年，星期日18.3 A/D转换器转换器(ADC)18.3.1 A/D转换器的基本工作原理转换器的基本工作原理A/D转换是将模拟信号转换为数字信号，转换过程通过取样、保持、量化和编码四个步骤完成。1.取样和保持取样和保持 取样（也称采样）是将时间上连续变化的信号转换为时间上离散的信号，即将时间上连续变化
13、的模拟量转换为一系列等间隔的脉冲，脉冲的幅度取决于输入模拟量。其过程如图18-8所示。图中Ui(t)为输入模拟信号，S(t)为采样脉冲，为取样后的输出信号。第26页，共68页，编辑于2022年，星期日图18-8取样过程第27页，共68页，编辑于2022年，星期日在取样脉冲作用期内，取样开关接通，使，在其它时间（TS-）内，输出=0。因此，每经过一个取样周期，对输入信号取样一次，在输出端便得到输入信号的一个取样值。为了不失真地恢复原来的输入信号，根据取样定理，一个频率有限的模拟信号，其取样频率fS必须大于等于输入模拟信号包含的最高频率fmax的两倍，即取样频率必须满足：第28页，共68页，编辑于
14、2022年，星期日模拟信号经采样后，得到一系列样值脉冲。采样脉冲宽度一般是很短暂的，在下一个采样脉冲到来之前，应暂时保持所取得的样值脉冲幅度，以便进行转换。因此，在取样电路之后须加保持电路。图18-9（a）是一种常见的取样保持电路，场效应管V为采样门，电容C为保持电容，运算放大器为跟随器，起缓冲隔离作用。在取样脉冲S(t)到来的时间内，场效应管V导通，输入模拟量Ui(t)向电容充电；假定充电时间常数远小于，那么C上的充电电压能及时跟上Ui(t)的采样值。采样结束，V迅速截止，电容C上的充电电压就保持了前一取样时间的输入Ui(t)的值，一直保持到下一个取样脉冲到来为止。当下一个取样脉冲到来，电容
15、C上的电压再按输入Ui(t)变化。在输入一连串取样脉冲序列后，取样保持电路的缓冲放大器输出电压Uo（t）便得到如图18-9（b）所示的波形。第29页，共68页，编辑于2022年，星期日图18-9取样保持电路及输出波形(a)取样保持电原理图；(b)输出波形图第30页，共68页，编辑于2022年，星期日 2.量化和编码量化和编码输入的模拟电压经过取样保持后，得到的是阶梯波。由于阶梯的幅度是任意的，将会有无限个数值，因此该阶梯波仍是一个可以连续取值的模拟量。另一方面，由于数字量的位数有限，只能表示有限个数值(n位数字量只能表示2n个数值)。因此，用数字量来表示连续变化的模拟量时就有一个类似于四舍五入
16、的近似问题。必须将取样后的样值电平归化到与之接近的离散电平上，这个过程称为量化。指定的离散电平称为量化电平。用二进制数码来表示各个量化电平的过程称为编码。两个量化电平之间的差值称为量化间隔S，位数越多，量化等级越细，S就越小。取样保持后未量化的Uo值与量化电平Uq值通常是不相等的，其差值称为量化误差，即=Uo-Uq。量化的方法一般有两种：只舍不入法和有舍有入法。第31页，共68页，编辑于2022年，星期日1)只舍不入法它是将取样保持信号Uo不足一个S的尾数舍去，取其原整数。如图 18-10（a）是采用了只舍不入法。区域（3）中Uo=3.6V时将它归并到Uq=3V的量化电平，因此，编码后的输出为
17、011。这种方法总为正值，maxS。第32页，共68页，编辑于2022年，星期日图18-10两种量化方法的比较(a)只舍不入法；(b)有舍有入法第33页，共68页，编辑于2022年，星期日2)有舍有入法当Uo的尾数S/2时，用舍尾取整法得其量化值；当Uo的尾数S/2时，用舍尾入整法得其量化值。如图10-10（b）采用了有舍有入法。区域（3）中Uo=3.6V，尾数0.6VS/2=0.5V,因此,归化到Uq=4V,编码后为100。区域（5）中Uo=4.1V，尾数小于0.5V,归化到4V,编码后为100。这种方法可为正，也可为负，但是|max|=S/2。可见，它要比第一种方法误差要小。第34页，共6
18、8页，编辑于2022年，星期日18.3.2 A/D转换器的主要电路形式转换器的主要电路形式ADC电路分成直接法和间接法两大类。直接法是通过一套基准电压与取样保持电压进行比较，从而直接转换成数字量。其特点是工作速度高，转换精度容易保证，调准也比较方便。间接法是将取样后的模拟信号先转换成时间t或频率f,然后再将t或f转换成数字量。其特点是工作速度较低，但转换精度可以做得较高，且抗干扰性强，一般在测试仪表中用的较多。第35页，共68页，编辑于2022年，星期日1.计数斜波式计数斜波式A/D转换器（自学）转换器（自学）图18-11计数斜波式ADC第36页，共68页，编辑于2022年，星期日2.逐次逼近
19、式逐次逼近式A/D转换器转换器 图18-12逐次逼近式ADC第37页，共68页，编辑于2022年，星期日这种转换器是将转换的模拟电压Ui与一系列的基准电压比较。比较是从高位到低位逐位进行的，并依次确定各位数码是1还是0。转换开始前，先将逐位逼近寄存器（SAR）清0，开始转换后，控制逻辑将逐位逼近寄存器（SAR）的最高位置1，使其输出为100000，这个数码被D/A转换器转换成相应的模拟电压Uo，送至比较器与输入Ui比较。若UoUi，说明寄存器输出的数码大了，应将最高位改为0（去码），同时设次高位为1；若UoUi，说明寄存器输出的数码还不够大，因此，需将最高位设置的1保留（加码），同时也设次高位
20、为1。然后，再按同样的方法进行比较，确定次高位的1是去掉还是保留（即去码还是加码）。这样逐位比较下去，一直到最低位为止，比较完毕后，寄存器中的状态就是转化后的数字输出。例如，一个待转换的模拟电压Ui=163mV,逐位逼近寄存器（SAR）的数字量为八位。第38页，共68页，编辑于2022年，星期日表18-1Ui=163mV的逐次比较过程第39页，共68页，编辑于2022年，星期日图18-13 Ui=163mV逐次比较Uo波形图第40页，共68页，编辑于2022年，星期日3.双积分型双积分型A/D转换器转换器双积分型ADC的转换原理是先将模拟电压Ui转换成与其大小成正比的时间间隔T，再利用基准时钟
21、脉冲通过计数器将T变换成数字量。图18-14是双积分型ADC的原理框图，它由积分器，零值比较器，时钟控制门G和计数器（计数定时电路）等部分构成。第41页，共68页，编辑于2022年，星期日图18-14双积分ADC原理框图第42页，共68页，编辑于2022年，星期日积分器：由运算放大器和RC积分网络组成，这是转换器的核心。它的输入端接开关S，开关S受触发器Fn的控制，当Qn=0时，S接输入电压+Ui，积分器对输入信号电压+Ui（正极性）积分（正向积分）；当Qn=1时，S接基准电压-UR（负极性），积分器对基准电压-UR积分（负向积分）。因此，积分器在一次转换过程中进行两次方向相反的积分。积分器输
22、出Uo接零值比较器。第43页，共68页，编辑于2022年，星期日零值比较器：当积分器输出Uo0时，比较器输出UC=1；当积分器输出Uo0时，比较器输出UC=0。零值比较器输出UC作为控制门G的门控信号。时钟控制门G：时钟控制门G有两个输入端，一个接标准时钟脉冲源CP，另一个接零值比较器输出UC。当零值比较器输出UC=1时，G门开，标准时钟脉冲通过G门加到计数器；当零值比较器输出UC=0时，G门关，标准时钟脉冲不能通过G门加到计数器，计数器停止计数。第44页，共68页，编辑于2022年，星期日计数器（计数定时电路）：它由n+1个触发器构成，触发器Fn-1F1F0构成n位二进制计数器，触发器Fn实
23、现对S的控制。计数定时电路在启动脉冲的作用下，全部触发器被置0，触发器Fn输出Qn=0，使开关S接输入电压+Ui，同时n位二进制计数器开始计数（设电容C上初始值为0，并开始正向积分，则此时Uo0，比较器输出UC=1，G门开）。当计数器计入2n个脉冲后，触发器Fn-1F1F0状态由11111回到00000，Fn-1(Qn-1)触发Fn，使Qn=1，发出定时控制信号，使开关转接至-UR，触发器Fn-1F1F0再从00000开始计数，并开始负向积分，Uo逐步上升。当积分器输出Uo0时，零值比较器输出UC=0，G门关，计数器停止计数，完成一个转换周期，把与输入模拟信号+Ui平均值成正比的时间间隔转换为
24、数字量。第45页，共68页，编辑于2022年，星期日图18-15双积分ADC工作波形第46页，共68页，编辑于2022年，星期日取样阶段。在启动脉冲作用下，将全部触发器置0，由于触发器Fn输出Qn=0，使开关S接输入电压+Ui，A/D转换开始，+Ui加到积分器的输入端后，积分器对+Ui进行正向积分。由于此时Uo0，比较器输出UC=1，G门开，n位二进制计数器开始计数，一直到t=T1=2nTCP（TCP为时钟周期）时，触发器Fn-1F1F0状态回到00000，而触发器Fn由0翻转为1，由于Qn=1，使开关转接至-UR，至此，取样阶段结束，可求其中=RC为积分时间常数。第47页，共68页，编辑于2
25、022年，星期日当+Ui为正极性不变常量时，Uo（T1）值为比较阶段。开关转至-UR后，积分器对基准电压进行负向积分，积分器输出为第48页，共68页，编辑于2022年，星期日当Uo0时，零值比较器输出UC=0，G门关，计数器停止计数，完成一个转换周期。假设此时计数器已记录了个脉冲，则可求得第49页，共68页，编辑于2022年，星期日由上式可见，计数器记录的脉冲数与输入电压+Ui成正比，计数器记录个脉冲后的状态就表示了+Ui的数字量的二进制代码，实现了A/D转换。这种A/D转换器具有很多优点。首先，其转换结果与时间常数RC无关，从而消除了由于斜波电压非线性带来的误差，允许积分电容在一个较宽范围内
26、变化，而不影响转换结果。其次，由于输入信号积分的时间较长，且是一个固定值T1，而T2正比于输入信号在T1内的平均值，这对于叠加在输入信号上的干扰信号有很强的抑制能力。最后，这种A/D转换器不必采用高稳定度的时钟源，它只要求时钟源在一个转换周期（T1+T2）内保持稳定即可。这种转换器被广泛应用于要求精度较高而转换速度要求不高的仪器中。第50页，共68页，编辑于2022年，星期日4.并联比较型并联比较型A/D转换器转换器(自学）自学）并联比较型A/D转换器的电原理图如图10-16所示。它由电压比较器，寄存器和编码器三部分构成。电压比较器：电压比较器由电阻分压器和七个比较器构成。在电阻分压器中，量化
27、电平依据有舍有入法进行划分，电阻链把参考电压UR分压，得到从1/16UR到13/16UR之间七个量化电平，量化单位为=(2/16)UR=(1/8)UR。然后，把这七个量化电平分别接到七个电压比较器C6C0的负输入端，作为比较基准。同时，将模拟输入UIN接到七个电压比较器的正输入端，与这七个量化电平进行比较。若UIN大于比较器的参考电平，则比较器的输出Ci=1，否则Ci=0。第51页，共68页，编辑于2022年，星期日图18-16并联比较型A/D转换器第52页，共68页，编辑于2022年，星期日寄存器：由七个D触发器构成。在时钟脉冲CP的作用下，将比较结果暂时寄存，以供编码用。编码器：由六个与非
28、门构成。将比较器送来的七位二进制码转换成三位二进制代码D2、D1、D0。编码网络的逻辑关系为第53页，共68页，编辑于2022年，星期日表18-2并联型A/D转换器的转换关系第54页，共68页，编辑于2022年，星期日例 如，假 设 模 拟 输 入 UIN=3.8V，UR=8V。当 模 拟 输 入UIN=3.8V加到各级比较器时，由于因此，比较器的输出C6C0为0001111。在时钟脉冲作用下，比较器的输出存入寄存器，经编码网络输出A/D转换结果：D2D1D0=100。这也就是并联比较型A/D转换器的工作过程。第55页，共68页，编辑于2022年，星期日由上述分析可知，并联比较型A/D转换器的
29、转换速度很快，其转换速度实际上取决于器件的速度和时钟脉冲的宽度。但电路复杂，对于一个n位二进制输出的并联比较型A/D转换器，需n-1个电压比较器和2n-1个触发器，编码电路也随n的增大变得相当复杂。其转换精度将受分压网络和电压比较器灵敏度的限制。因此，这种转换器适用于高速，精度较低的场合。第56页，共68页，编辑于2022年，星期日18.3.3 A/D转换器的主要技术指标转换器的主要技术指标 1.分辨率分辨率分辨率指A/D转换器对输入模拟信号的分辨能力。从理论上讲，一个n位二进制数输出的A/D转换器应能区分输入模拟电压的2n个不同量级，能区分输入模拟电压的最小差异为（满量程输入的1/2n）。例
30、如，A/D转换器的输出为12位二进制数，最大输入模拟信号为10V，则其分辨率为分辨率=第57页，共68页，编辑于2022年，星期日 2.转换速度转换速度转换速度是指完成一次转换所需的时间，转换时间是从接到转换启动信号开始，到输出端获得稳定的数字信号所经过的时间。A/D转换器的转换速度主要取决于转换电路的类型，不同类型A/D转换器的转换速度相差很大。双积分型A/D转换器的转换速度最慢，需几百毫秒左右；逐次逼近式A/D转换器的转换速度较快，转换速度在几十微秒；并联型A/D转换器的转换速度最快，仅需几十纳秒时间。第58页，共68页，编辑于2022年，星期日3.相对精度相对精度在理想情况下，输入模拟信
31、号所有转换点应当在一条直线上，但实际的特性不能做到输入模拟信号所有转换点在一条直线上。相对精度是指实际的转换点偏离理想特性的误差，一般用最低有效位来表示。例如，10位二进制数输出的A/D转换器AD571，在室温（+25）和标准电源电压（U+=+5V，U-=-15V）的条件下，转换误差。当使用环境发生变化时，转换误差也将发生变化，实际使用中应加以注意。第59页，共68页，编辑于2022年，星期日18.3.4 八位集成八位集成ADC0809 图图 18-17 ADC0809电原理和引脚图电原理和引脚图(a)电原理框图；电原理框图；(b)引脚图引脚图 第60页，共68页，编辑于2022年，星期日 1
32、.八路模拟开关及地址的锁存和译码八路模拟开关及地址的锁存和译码ADC0809通过IN0IN7可输入八路单端模拟电压。ALE将三位地址线ADDC、ADDB和ADDA进行锁存，然后由译码电路选通八路模拟输入中的某一路进行A/D转换，地址译码与选通输入的关系如表10-3所示。表18-3地址译码选通表通道号01234567地址ADDC00001111ADDB00110011ADDA01010101第61页，共68页，编辑于2022年，星期日 2.八位八位D/A转换器转换器ADC0809内部由树状开关和256R电阻网络构成八位D/A转换器，其输入为逐次近似寄存器SAR的八位二进制数据，输出为UST，变换
33、器的参考电压为UR(+)和UR(-)。第62页，共68页，编辑于2022年，星期日 3.逐次近似寄存器逐次近似寄存器SAR和比较器和比较器在比较前，SAR为全0，变换开始，先使SAR的最高位为1，其余仍为0，此数字控制树状开关输出UST，UST和模拟输入UIN送比较器进行比较。若USTUIN，则比较器输出逻辑0，SAR的最高位由1变为0；若USTUIN，则比较器输出逻辑1SAR的最高位保持1。此后，SAR的次高位置1，其余较低位仍为0，而以前比较过的高位保持原来值。再将UST和UIN进行比较。此后的过程与上述类似，直到最低位比较完为止。第63页，共68页，编辑于2022年，星期日4.三态输出寄
34、存器三态输出寄存器转换结束后，SAR的数字送三态输出锁存器，以供读出。第64页，共68页，编辑于2022年，星期日 5.引脚功能引脚功能IN0IN7：模拟输入。UR(+)和UR(-)：基准电压的正端和负端，由此施加基准电压，基准电压的中心点应在UCC/2附近，其偏差不应超过0.1V。ADDC、ADDB、ADDA：模拟输入端选通地址输入。ALE：地址锁存允许信号输入，高有效。D7D0：数码输出。OE：输出允许信号，高有效。即当OE=1时，打开输出锁存器的三态门，将数据送出。第65页，共68页，编辑于2022年，星期日CLK：时钟脉冲输入端。一般在此端加500kHz的时钟信号。START：启动信号。为了启动A/D转换过程，应在此引脚加一个正脉冲，脉冲的上升沿将内部寄存器全部清0，在其下降沿开始A/D转换过程。EOC：转换结束输出信号。在START信号上升沿之后18个时钟周期内，EOC信号变为低电平。当转换结束后，转换后数据可以读出时，EOC变为高电平。第66页，共68页，编辑于2022年，星期日6.主要技术指标主要技术指标分辨率：八位。转换时间：100s。功耗：15mW。电源：5V。第67页，共68页，编辑于2022年，星期日7.工作时序工作时序 图18-18ADC0809工作时序图第68页，共68页，编辑于2022年，星期日