《第9章 课程设计与应用实例PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第9章 课程设计与应用实例PPT讲稿.ppt（96页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第9章 课程设计与应用实例第1页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v9.1.1 简易数字频率计简易数字频率计(1)v1.设计目的设计目的v掌握数字频率计的设计方法，了解频率测量与周期测量的原理及减小测量误掌握数字频率计的设计方法，了解频率测量与周期测量的原理及减小测量误差的方法差的方法v2.知识点及涉及内容知识点及涉及内容v本设计的知识点为本设计的知识点为555时基集成电路的工作原理及应用，计数器、锁存器的工作原理，译时基集成电路的工作原理及应用，计数器、锁存器的工作原理，译码器、显示器的工作原理，限幅器和整型电路的工作原理码器、显示器的工作原理，限幅器和整型电路的工
2、作原理;涉及集成芯片管脚的功能和使涉及集成芯片管脚的功能和使用。用。下一页返回第2页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v3.设计任务设计任务v频率计测量范围频率计测量范围09 999 Hzv最大读数是最大读数是9 999 Hz,闸门信号的采样时间为闸门信号的采样时间为1sv采用采用4位数码显示位数码显示v输入信号最大幅值可以扩展输入信号最大幅值可以扩展v被测信号可以是正弦波、三角波和方波。被测信号可以是正弦波、三角波和方波。v使用使用EWB进行仿真进行仿真v4.设计原理设计原理v数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。数字频率计是直接用十进制数字
3、来显示被测信号频率的一种测量装置。下一页返回上一页第3页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率，而且还可以测量它们它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率，而且还可以测量它们的周期。的周期。v所谓所谓“频率频率”，就是周期性信号在单位时间，就是周期性信号在单位时间(1s)内变化的次数。若在一定时间间隔内变化的次数。若在一定时间间隔T内测得这个周期信号的重复变化次数内测得这个周期信号的重复变化次数N，则其频率可表示为，则其频率可表示为f=N/T。因此，数因此，数字频率计测频率时的原理框如图字频率计测频率时的原
4、理框如图9-1所示。其中脉冲形成电路的作用所示。其中脉冲形成电路的作用是将被测信号变成是将被测信号变成脉冲信号，其重复频率等于被测频率脉冲信号，其重复频率等于被测频率fX。时间基准信号发生器提供标准的时间脉冲。时间基准信号发生器提供标准的时间脉冲信号，若其周期为信号，若其周期为1s，则门控电路的输出信号持续时间也准确地等于，则门控电路的输出信号持续时间也准确地等于1s。闸门。闸门电路由标准秒信号进行控制，当秒信号来到时电路由标准秒信号进行控制，当秒信号来到时.闸门开通闸门开通.被测脉冲信号通过闸被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时，闸门关闭，计数器停止计数。由于门送到计数译码
5、显示电路。秒信号结束时，闸门关闭，计数器停止计数。由于计数器计得的脉冲数计数器计得的脉冲数N是在是在1s时间内的累计数，所以被测频率时间内的累计数，所以被测频率fX=N Hz。下一页返回上一页第4页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v5.整体电路设计整体电路设计v如如图图9-2(a)所示，数字频率计的工作过程是所示，数字频率计的工作过程是:被测信号被测信号fX经脉冲电路整形，变成如经脉冲电路整形，变成如所示脉冲波形，其周期所示脉冲波形，其周期TX与被测信号的周期相同。实际电路输出标准时间信号与被测信号的周期相同。实际电路输出标准时间信号，设其高电平持续时间为设其高电平
6、持续时间为1s，则计数器的计数时间就为，则计数器的计数时间就为1s，计数器计得的脉冲数，计数器计得的脉冲数N(如如所所示示)就是被测信号的频率。逻辑控制单元的作用有两个就是被测信号的频率。逻辑控制单元的作用有两个:其一，产生清零脉冲其一，产生清零脉冲，使计数，使计数器每次从零开始计数器每次从零开始计数;其二，产生锁存信号其二，产生锁存信号，使显示器上的数字稳定不变。这些信号之，使显示器上的数字稳定不变。这些信号之间的时序关系如间的时序关系如图图9-2(b)所示。所示。v数字频率计由时基电路、控制电路、闸门电路、计数锁存和清零电路、脉冲形成电路和译数字频率计由时基电路、控制电路、闸门电路、计数锁
7、存和清零电路、脉冲形成电路和译码显示电路组成码显示电路组成。下一页返回上一页第5页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v6.单元电路设计单元电路设计v(1)逻辑控制电路逻辑控制电路v根据图根据图9-2(b)所示的时序波形，在标准时间信号所示的时序波形，在标准时间信号结束时所产生的下降沿用来产生锁存信结束时所产生的下降沿用来产生锁存信号号，同时锁存信号经过反相器又用来产生清零信号，同时锁存信号经过反相器又用来产生清零信号，锁存信号的脉冲宽度由本身电，锁存信号的脉冲宽度由本身电路的时间常数所决定。因此脉冲信号路的时间常数所决定。因此脉冲信号和和可以由单稳态触发器产生，其电路
8、如可以由单稳态触发器产生，其电路如图图9-3所所示。示。v设锁存信号设锁存信号的脉冲宽度的脉冲宽度tW=1.1RC。若取。若取R=1 000 k,C=0.01uF，则，则tW=1.1RC=0.011s。下一页返回上一页第6页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v(2)锁存器和清零锁存器和清零v锁存器的作用是将计数器在锁存器的作用是将计数器在1 s结束时的计数值进行锁存，使显示器获得稳结束时的计数值进行锁存，使显示器获得稳定的测量值因为计数器在定的测量值因为计数器在1 s内要计成千上万个输入脉冲，若不加锁存器，内要计成千上万个输入脉冲，若不加锁存器，显示器上的数字将随计数
9、器的输出而变化，不便于读数。如图显示器上的数字将随计数器的输出而变化，不便于读数。如图9-2所示，所示，1 s的计数时间结束时，逻辑控制电路发出锁存信号的计数时间结束时，逻辑控制电路发出锁存信号，将计数器此时的值送译，将计数器此时的值送译码器，因此显示器的数字是稳定的。码器，因此显示器的数字是稳定的。v选用两片选用两片8D锁存器锁存器74 LS273可以完成上述锁存功能。可以完成上述锁存功能。74 LS273的真值表如的真值表如表表9-1所示。所示。下一页返回上一页第7页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v当时钟脉冲当时钟脉冲CP的上升沿到来时，锁存器的输出等于输入，
10、即的上升沿到来时，锁存器的输出等于输入，即Q=D，从而将，从而将4个十进制计数器即个位、十位、百位及千位的输出值送到锁存器的输出端。个十进制计数器即个位、十位、百位及千位的输出值送到锁存器的输出端。正脉冲结束后，无论输入端正脉冲结束后，无论输入端D为何值，输出端为何值，输出端Q的状态仍保持原来的状态不的状态仍保持原来的状态不变。所以在计数周期内，计数器的输变。所以在计数周期内，计数器的输出出不会送到译码显示器。清零信号是在计数不会送到译码显示器。清零信号是在计数器的计数值送锁存后，为了下次计数而把计数器进行清零，所以在锁存信号发出后，器的计数值送锁存后，为了下次计数而把计数器进行清零，所以在锁
11、存信号发出后，利用反相器的功能可以得到一个对计数器清零的延时信号由于计数器利用反相器的功能可以得到一个对计数器清零的延时信号由于计数器74 LS90的的R9(0)端接低电平，把端接低电平，把R0(1)作为清零输入，该清零信号是高电平有效，而锁存信号也是高作为清零输入，该清零信号是高电平有效，而锁存信号也是高电平有效，而且计数器清零必须在单稳触发信号之后，故在延迟反相器的基础上再加一电平有效，而且计数器清零必须在单稳触发信号之后，故在延迟反相器的基础上再加一个反相器可以得到计数器的清零信号。个反相器可以得到计数器的清零信号。下一页返回上一页第8页，共96页，编辑于2022年，星期一9.1 课程设
12、计课程设计v(3)脉冲形成电路脉冲形成电路v脉冲形成电路的作用是将待测信号脉冲形成电路的作用是将待测信号(如正弦波、三角波或者其他呈周期性变如正弦波、三角波或者其他呈周期性变化的波形化的波形)整形变成计数器所要求的脉冲信号，其周期不变。整形变成计数器所要求的脉冲信号，其周期不变。v将其他波形变换成为脉冲波的电路有多种，如施密特触发器、单稳态触发器、比较将其他波形变换成为脉冲波的电路有多种，如施密特触发器、单稳态触发器、比较器等，其中施密特触发器的应用较多。电路形式采用由器等，其中施密特触发器的应用较多。电路形式采用由555定时器所构成的施密特触定时器所构成的施密特触发器，电路原理如图发器，电路
13、原理如图9-4(a)所示。所示。v图中图中R1与与R2的作用是将被测信号进行电平移动，因为的作用是将被测信号进行电平移动，因为555构成的施密特触发器的构成的施密特触发器的上触发电平上触发电平UT+=2/3UCC，下触发电平，下触发电平UT-=1/3UCC,如如图图9-4(b)所示。所示。下一页返回上一页第9页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v输入信号的直流电平输入信号的直流电平UXO应满足下列关系应满足下列关系:v1/3UCC UXO 1/2 UT=0.83V。为使为使UXO=2.5 V，对于图，对于图9-4(a)所示电路，则取所示电路，则取R1=R2=10 k下
14、一页返回上一页第10页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v(4)时基电路和闸门电路时基电路和闸门电路v闸门电路是控制计数器计数的标准时间信号，决定了被测信号的脉冲通过闸门进入计数器闸门电路是控制计数器计数的标准时间信号，决定了被测信号的脉冲通过闸门进入计数器进行计数的计数个数，其精度很大程度上决定了频率计的频率测量精度。当要求频率测进行计数的计数个数，其精度很大程度上决定了频率计的频率测量精度。当要求频率测量精度较高时，应使用晶体振荡器通过分频获得。在此频率计中，时基信号采用量精度较高时，应使用晶体振荡器通过分频获得。在此频率计中，时基信号采用555定时定时器构成的多
15、谐振荡器电路。当标准时间信号器构成的多谐振荡器电路。当标准时间信号(1 s高电平高电平)来到时，闸门开通，被测信来到时，闸门开通，被测信号的脉冲通过闸门进入计数器计数号的脉冲通过闸门进入计数器计数;标准时间脉冲结束时标准时间脉冲结束时(为低电平为低电平)，闸门关闭，闸门关闭，计数器无时钟脉冲输入。例如，时基信号的作用时间为计数器无时钟脉冲输入。例如，时基信号的作用时间为1 s,闸门电路将打开闸门电路将打开1 s，若在这段时间内通过闸门电路的脉冲数目为，若在这段时间内通过闸门电路的脉冲数目为1 000个，则被测信号的频率就是个，则被测信号的频率就是1 000 Hz。下一页返回上一页第11页，共9
16、6页，编辑于2022年，星期一9.1 课程设计课程设计v由此可见，闸门电路的逻辑功能可以由一个与非门来完成，由此可见，闸门电路的逻辑功能可以由一个与非门来完成，如图如图9-5所示。设所示。设标准时基为标准时基为1s的脉冲是由定时器的脉冲是由定时器555构成的多谐振荡器电路产生的，由构成的多谐振荡器电路产生的，由555定时器构定时器构成多谐振荡器的周期计算公式为成多谐振荡器的周期计算公式为:t=t1+t2=0.693(R1+2R2)C;占空比为占空比为D=t2/(t1+t2)=R2/(R1+R2)50%，t1为正方波宽度，为正方波宽度，t2为负方波宽度为负方波宽度;若取振荡器的频若取振荡器的频率
17、率f0=1/(t1+t2)=0.8Hz,则振荡器的输出波形如图则振荡器的输出波形如图9-6所示，其中所示，其中t1=1 s，t2=0.25s。下一页返回上一页第12页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v利用式利用式t10.693(R1+R2)C;t2 0.693R2C，若取，若取C=10 uF，则，则R2=36.07 k，取标称，取标称值为值为36 k;R1=108.22 k，取，取R1=108 k。门电路的输入、输出各点波形如。门电路的输入、输出各点波形如图图9-6所示。所示。v(5)被测信号幅度扩展电路被测信号幅度扩展电路v采用如采用如图图9-7所示电路，可以扩展
18、被测信号的幅度范围。输入信号所示电路，可以扩展被测信号的幅度范围。输入信号UX先经过先经过限幅器，再经施密特触发器整形。当输入信号的幅度较小时，限幅器的二极管限幅器，再经施密特触发器整形。当输入信号的幅度较小时，限幅器的二极管均截止，不起限幅作用。均截止，不起限幅作用。下一页返回上一页第13页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v(6)整体电路图整体电路图v经过以上各单元电路的设计，可以得到数字频率计的整体电路，如经过以上各单元电路的设计，可以得到数字频率计的整体电路，如图图9-8所示。电路的所示。电路的工作过程是工作过程是:接通电源后，触发手动复位开关接通电源后，触发
19、手动复位开关S，计数器清零。当标准时间，计数器清零。当标准时间秒脉冲来到时，与非门构成的闸门电路开通，秒脉冲来到时，与非门构成的闸门电路开通，4片片74LS90组成的计数器开始组成的计数器开始计数，最大计数计数，最大计数N=9 999 Hz。标准时间秒脉冲结束时所产生的负跳变触发。标准时间秒脉冲结束时所产生的负跳变触发单稳态触发器，使之产生正脉冲，它的正跳变作为锁存器单稳态触发器，使之产生正脉冲，它的正跳变作为锁存器74LS273的锁存时的锁存时钟脉冲，使锁存器的输出等于此时计数器的值。单稳态触发器输出的脉冲经钟脉冲，使锁存器的输出等于此时计数器的值。单稳态触发器输出的脉冲经过两个与非门延时，
20、用来对计数器清零，从而完成了一次测量。下一个秒脉过两个与非门延时，用来对计数器清零，从而完成了一次测量。下一个秒脉冲来到时又按照计数、锁存、复位的过程完成第二次测量，如此周而复始，冲来到时又按照计数、锁存、复位的过程完成第二次测量，如此周而复始，实现频率的自动测量。实现频率的自动测量。下一页返回上一页第14页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v(7)设计内容设计内容v设计整体电路，画出电路原理图，并在计算机上做仿真实训。设计整体电路，画出电路原理图，并在计算机上做仿真实训。v搭建好以上电路以后，进行调试，首先分模块进行调试，待每一个模块调试正确后，搭建好以上电路以后，
21、进行调试，首先分模块进行调试，待每一个模块调试正确后，不规则进行联调，并记录参数不规则进行联调，并记录参数v整体电路调试，记录测试结果，输入信号可用标准信号源。用示波器测整体电路调试，记录测试结果，输入信号可用标准信号源。用示波器测量频率与设计电路比较量频率与设计电路比较v(8)设计报告要求设计报告要求v题目与要求题目与要求下一页返回上一页第15页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v画出总电路框图及总体原理图。画出总电路框图及总体原理图。v设计思想及基本原理分析。设计思想及基本原理分析。v单元电路分析。单元电路分析。v测试结果及调试过程中所遇到的故障并加以分析。测试结
22、果及调试过程中所遇到的故障并加以分析。v设计过程的体会与创新点。设计过程的体会与创新点。v元件清单元件清单v(9)选用器件选用器件v计数器计数器;74LS90;译码器译码器:74 LS48;触发器触发器;74LS273;555定时电路定时电路;数码管数码管:共共阴极七段阴极七段LE D数码管数码管LC5011;电阻、电容、二极管等。电阻、电容、二极管等。下一页返回上一页第16页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v9.1.2 数字频率计数字频率计(2)v1.简述简述v数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本数字频率计是一种用十进制数字显示被测
23、信号频率的数字测量仪器。它的基本功能是测量正弦信号、方波信号、尖脉冲信号及其他各种单位时间内变化的物功能是测量正弦信号、方波信号、尖脉冲信号及其他各种单位时间内变化的物理量。理量。v本文主要讲述了数字频率计的工作原理以及其各个组成部分，还有在整个设本文主要讲述了数字频率计的工作原理以及其各个组成部分，还有在整个设计过程中对各个部分的设计思路和设计方案的选择、元器件的筛选，以及对计过程中对各个部分的设计思路和设计方案的选择、元器件的筛选，以及对它们的调试及调试结果的分析。它们的调试及调试结果的分析。下一页返回上一页第17页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v2.设计任务
24、与要求设计任务与要求v设计一个简易数字频率计，其信号是给定的脉冲信号，是比较稳定的。其要求如下。设计一个简易数字频率计，其信号是给定的脉冲信号，是比较稳定的。其要求如下。v测量频率范围测量频率范围:19 999 Hzv测量信号测量信号:可以是方波、三角形、下弦波可以是方波、三角形、下弦波v时基电路由时基电路由555定时器及分频器组成，定时器及分频器组成，555振荡器产生脉冲信号，经分频器分频产振荡器产生脉冲信号，经分频器分频产生的时基信号，其脉冲宽度分别为生的时基信号，其脉冲宽度分别为:1 s,0.1sv显示方式显示方式:4位十进制数显示位十进制数显示v当被测信号的频率超出测量范围时，报警当被
25、测信号的频率超出测量范围时，报警下一页返回上一页第18页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v3.设计原理及方案设计原理及方案v数字频率计由数字频率计由4部分组成部分组成:时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码显时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码显示电路示电路v由由555定时器、分级分频系统及门控制电路得到具有固定宽度定时器、分级分频系统及门控制电路得到具有固定宽度T的方波脉冲称做的方波脉冲称做门控制信号，时间基准门控制信号，时间基准T称为闸门时间。宽度为称为闸门时间。宽度为T的方波脉冲控制闸门的一个输的方波脉冲控制闸门的一个输入端入
26、端B被测信号频率为被测信号频率为fX，周期为，周期为TX。到闸门另一输入端。到闸门另一输入端A，当门控制电路，当门控制电路的的信号到来后，闸门开启，周期为信号到来后，闸门开启，周期为TX的信号脉冲和周期为的信号脉冲和周期为T的门控制信号结束时过的门控制信号结束时过闸门，在输出端闸门，在输出端C产生脉冲信号到计数器，计数器开始工作，直到门控信号产生脉冲信号到计数器，计数器开始工作，直到门控信号结束，闸门关闭，单稳结束，闸门关闭，单稳1的暂态送入锁存器的使能端，锁存器将计数结果锁的暂态送入锁存器的使能端，锁存器将计数结果锁存，计数器停止计数并被单稳存，计数器停止计数并被单稳2暂态清零。暂态清零。下
27、一页返回上一页第19页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v若若T=1 s，计数器显示，计数器显示fX=N(T时间内的通过闸门信号脉冲个数时间内的通过闸门信号脉冲个数);若若T=0.1s，通过闸门，通过闸门脉冲个数位脉冲个数位N时，时，fX=10 N(闸门时间为闸门时间为0.1 s时通过闸门的脉冲个数时通过闸门的脉冲个数)。也就是说，。也就是说，被测信号的频率计算公式是被测信号的频率计算公式是fX=N/T。由此可见，闸门时间决定量程，可以通。由此可见，闸门时间决定量程，可以通过闸门时基选择开关，选择过闸门时基选择开关，选择T大一些，测量准确度就高一些，大一些，测量准确度
28、就高一些，T小一些，则小一些，则测量准确度就低。根据被测频率选择闸门时间来控制量程。被测信号频率通测量准确度就低。根据被测频率选择闸门时间来控制量程。被测信号频率通过计数锁存可直接从计数显示器上读出。过计数锁存可直接从计数显示器上读出。v在整个电路中，时基电路是关键，闸门信号脉冲宽度是否精确直接决定了测量结果在整个电路中，时基电路是关键，闸门信号脉冲宽度是否精确直接决定了测量结果是否精确。因此，可得出数字频率计的原理框如是否精确。因此，可得出数字频率计的原理框如图图9-9所示所示下一页返回上一页第20页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v4.电路设计电路设计v(1)时
29、基电路时基电路v时基电路的基本电路如时基电路的基本电路如图图9-10所示。所示。v时基电路的作用是产生一个标准时间信号，它由以下两部分组成。时基电路的作用是产生一个标准时间信号，它由以下两部分组成。v第一部分为第一部分为555定时器组成的振荡器定时器组成的振荡器(即脉冲产生电路即脉冲产生电路)，要求其产生，要求其产生1 000 Hz的脉冲。的脉冲。振荡器的频率计算公式为振荡器的频率计算公式为f=1.43/(R1+2R2)C，因此，我们可以计算出各个参数。，因此，我们可以计算出各个参数。通过计算，确定了通过计算，确定了R1取取430,R2取取500，电容取，电容取1 uF。这样我们得到了比较稳定
30、的。这样我们得到了比较稳定的脉冲。脉冲。下一页返回上一页第21页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v第二部分为分频电路，主要由第二部分为分频电路，主要由74 LS90组成，因为振荡器产生的是组成，因为振荡器产生的是1 000 Hz的脉冲，也就是其周期为的脉冲，也就是其周期为0.001s，而时基信号要求周期为，而时基信号要求周期为0.1s和和1s。因此，利。因此，利用用10分频的电路比较好。分频后的脉冲宽度计算公式为分频的电路比较好。分频后的脉冲宽度计算公式为:tW=T(T为振荡器的为振荡器的周期周期)，而其周期，而其周期T1=10T，所以一级分频后，所以一级分频后tW
31、=0.001 s,T1=0.01s。依此类依此类推，推，0.1s的脉冲宽度需要的脉冲宽度需要3次分频次分频,1 s的脉冲宽度需要的脉冲宽度需要4次分频。分频电路如次分频。分频电路如图图9-11所示所示。v74 LS90各管脚如各管脚如图图9-12所示。所示。下一页返回上一页第22页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v(2)逻辑控制电路逻辑控制电路v根据图根据图9-9(b)所示波形，在时基信号所示波形，在时基信号结束时产生的负跳变用来产生锁存信号结束时产生的负跳变用来产生锁存信号，锁存信号，锁存信号的负跳变又用来产生清零信号的负跳变又用来产生清零信号V，脉冲信号，脉冲信
32、号和和V可由两个单稳态可由两个单稳态触发器触发器74LS121产生，它们的脉冲宽度由电路的时间常数决定。设锁存信号产生，它们的脉冲宽度由电路的时间常数决定。设锁存信号W和清零信号和清零信号V的脉冲宽度的脉冲宽度tW相同，根据相同，根据tW=0.7RextCext可以计算出各个参数这样可以计算出各个参数这样当脉冲从当脉冲从A1端输入可以产生锁存信号和清零信号，其要求刚好满足端输入可以产生锁存信号和清零信号，其要求刚好满足和和V的要求，的要求，当手动开关按下时，计数器清零。其电路如当手动开关按下时，计数器清零。其电路如图图9-13所示所示。v74 LS 121是单稳态触发器，有两个负跳沿触发输入和
33、一个可作为禁止输入是单稳态触发器，有两个负跳沿触发输入和一个可作为禁止输入使用的正跳沿触发输入，它可提供互补的输出脉冲。使用的正跳沿触发输入，它可提供互补的输出脉冲。下一页返回上一页第23页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v外部元件的接法外部元件的接法:外接电容接在外接电容接在Cext和和Rext两引脚之间两引脚之间;如用内接定时电阻，需将如用内接定时电阻，需将引脚引脚Rint接接VCC;为了改善脉冲宽度的精度和重复性可在为了改善脉冲宽度的精度和重复性可在Cext和和 Rext/Cext之间接一个之间接一个外接电容。并将外接电容。并将 Rint开路开路。v适当选择定
34、时元件。输出脉冲宽度可以变化于适当选择定时元件。输出脉冲宽度可以变化于40 ns28 s。如不接定时元件。如不接定时元件(Rint引脚接引脚接VCC，而使，而使Cext和和Rext/Cext引脚开路引脚开路)，输出脉冲宽度一般可达，输出脉冲宽度一般可达30 ns或或35 ns，可以作直接耦合触发复位信号使用。输出脉冲宽度可由如下关系，可以作直接耦合触发复位信号使用。输出脉冲宽度可由如下关系式确定式确定:tW=0.7Rt Cext下一页返回上一页第24页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v(3)锁存器锁存器v锁存器的作用是将计数器在锁存器的作用是将计数器在1s结束时所计
35、得的数进行锁存，使显示器上能稳结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值。如图定地显示此时计数器的值。如图9-9(b)所示，所示，1s计数时间结束时，逻辑控制计数时间结束时，逻辑控制电路发出锁存信号电路发出锁存信号V，将此时计数器的值送译码显示器选用，将此时计数器的值送译码显示器选用8D锁存器锁存器74LS273可以完成上述功能，如可以完成上述功能，如图图9-14所示的是所示的是74LS273的用法。当时钟脉冲的用法。当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即的正跳变来到时，锁存器的输出等于输入，即Q=D，从而将计数器的输出值，从而将计数器的输出值送到锁存器的输
36、出端。正脉冲结束后，无论送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端为何值，输出端Q的状态仍保持原的状态仍保持原来的状态来的状态Qn不变。所以在计数期间内，计数器的输出不会送到译码显示器。不变。所以在计数期间内，计数器的输出不会送到译码显示器。下一页返回上一页第25页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v5.译码显示电路译码显示电路v译码显示电路取用译码显示电路取用7447七段显示译码器，此电路比较常用，在此不再赘述计数、译码、七段显示译码器，此电路比较常用，在此不再赘述计数、译码、显示电路原理电路如译码显示电路如显示电路原理电路如译码显示电路如图图9-15所
37、示。所示。v6.电路制作与调试电路制作与调试v对制作好的对制作好的PCB板或准备好的面包板，按照装配图或原理图进行器件装配，装配好之后板或准备好的面包板，按照装配图或原理图进行器件装配，装配好之后进行电路的调试。调试规则如下。进行电路的调试。调试规则如下。v(1)通电准备通电准备v打开电源之前，先按照系统原理图检查制作好的电路板的通断情况，并取下打开电源之前，先按照系统原理图检查制作好的电路板的通断情况，并取下PCB上的集上的集成块，然后接通电源，用万用表检查板上各点的电源电压值，确定完好之后再关掉成块，然后接通电源，用万用表检查板上各点的电源电压值，确定完好之后再关掉电源，插上集成块。电源，
38、插上集成块。下一页返回上一页第26页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v(2)单元电路检测单元电路检测v接通电源后，用双踪示波器接通电源后，用双踪示波器(输入耦合方式置输入耦合方式置DC挡挡)观察时基电路的输出波形，应如观察时基电路的输出波形，应如图图9-9(b)所示的波形所示的波形，其中，其中T=1s，否则重新调节时基电路中，否则重新调节时基电路中R1和和R2的值，的值，使其满足要求然后改变示波器的扫描速率旋钮，观察使其满足要求然后改变示波器的扫描速率旋钮，观察74LS121的第的第13脚和第脚和第10脚的波形，脚的波形，应有如图应有如图9-9(b)所示的锁存脉冲所
39、示的锁存脉冲V和清零脉冲和清零脉冲的波形。的波形。v将将4片计数器片计数器74 LS90的第的第2脚全部接低电平，锁存器脚全部接低电平，锁存器74 LS273的第的第11脚都接时钟脚都接时钟脉冲，在个位计数器的第脉冲，在个位计数器的第14脚加入计数脉冲，检查脚加入计数脉冲，检查4位锁存、译码、显示器的工作是位锁存、译码、显示器的工作是否正常。否正常。下一页返回上一页第27页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v(3)系统连调系统连调v本电路要求用本电路要求用4位数字显示，最高显示为位数字显示，最高显示为9999。因此，超过。因此，超过9999就要求报警，即当就要求报警，
40、即当千位达到千位达到9(即即1001)时，如果百位上再来一个时钟脉冲时，如果百位上再来一个时钟脉冲(即进位脉冲即进位脉冲)，就可以利用此，就可以利用此来控制蜂鸣器报警来控制蜂鸣器报警。v7.报告要求报告要求v(1)项目的任务与要求项目的任务与要求v设计题目。设计题目。v任务与要求任务与要求下一页返回上一页第28页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v(2)系统概述系统概述v针对设计任务及指标提出设计方案，对选取的方案做可行性论证。针对设计任务及指标提出设计方案，对选取的方案做可行性论证。v列出系统框图，介绍设计思路及工作原理列出系统框图，介绍设计思路及工作原理v(3)电
41、路设计与分析电路设计与分析v介绍各单元电路的选型、工作原理、指标考虑及计算元件参数、提出型号介绍各单元电路的选型、工作原理、指标考虑及计算元件参数、提出型号;电路优化、仿真结果及是否需要改进、改进的方法电路优化、仿真结果及是否需要改进、改进的方法下一页返回上一页第29页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v(4)电路、安装调试与测试电路、安装调试与测试v介绍测量仪器的名称、型号及测量数据的图表和结果分析介绍测量仪器的名称、型号及测量数据的图表和结果分析v介绍测试方法。介绍测试方法。v介绍安装调试中的技术问题，记录现象、波形，分析原因和解决方法及效果。介绍安装调试中的技术
42、问题，记录现象、波形，分析原因和解决方法及效果。v(5)设计结束后，学生提交个人心得体会，对设计型综合实训的内容、方法、手段、效果设计结束后，学生提交个人心得体会，对设计型综合实训的内容、方法、手段、效果进行全面评价，并提出改进的意见和建议进行全面评价，并提出改进的意见和建议下一页返回上一页第30页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v8.实训仪器实训仪器下一页返回上一页第31页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v9.1.3 数显智力抢答器设计数显智力抢答器设计v智力竞赛抢答器，是一种具有优先输出的电子电路。它的基本功能是首先抢智力竞赛抢答器，
43、是一种具有优先输出的电子电路。它的基本功能是首先抢答者发出抢答信号，抢答器响应后，其他参赛者后发出的抢答信号失去作用，答者发出抢答信号，抢答器响应后，其他参赛者后发出的抢答信号失去作用，由主持人将抢答器电路复位后，抢答器才能处于待答状态，由主持人宣布抢由主持人将抢答器电路复位后，抢答器才能处于待答状态，由主持人宣布抢答开始，各个参赛队才能开始抢答。答开始，各个参赛队才能开始抢答。下一页返回上一页第32页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v1.实例分析实例分析v如图如图9-16所示为所示为9路抢答电路路抢答电路,S1S9为抢答按键，为抢答按键，CD4068是是8输入与非
44、门，输入与非门，CD4511为为7段段BCD译码器，可以直接驱动共阴显示器，并具有对输入信号锁存的功能。其译码器，可以直接驱动共阴显示器，并具有对输入信号锁存的功能。其主要引脚功能分别是主要引脚功能分别是:为试灯脚，低电平有效为试灯脚，低电平有效;为消隐为消隐(灭灯灭灯)脚，低电平有效脚，低电平有效;1,2,6,7脚为脚为BCD码输入端码输入端;915脚为输出端脚为输出端;端为选通端，低电平有效。端为选通端，低电平有效。下一页返回上一页第33页，共96页，编辑于2022年，星期一CD4511真值表真值表下一页返回上一页第34页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v该电路
45、的工作原理如下。该电路的工作原理如下。v(1)复位复位vS10为复位键。该键可在主持人喊为复位键。该键可在主持人喊“开始开始”时按下，当时按下，当S10接地时，抢答处于复状态，接地时，抢答处于复状态，=0，除了，除了14脚输出低电平外，其余输出端输出高电平，即脚输出低电平外，其余输出端输出高电平，即A=B=C=D=E=F=1,G=0,显示器显示显示器显示0。v(2)抢答、锁存、显示抢答、锁存、显示v三极管三极管Q1作为反相，将作为反相，将G变为高电平，把显示变为高电平，把显示0时对应的笔画信号全部变为时对应的笔画信号全部变为1,即即AF=1,输入与非门输入与非门CD4068后，使后，使CD40
46、68的的13脚输出为脚输出为0,该电平经该电平经R3送入送入CD4511的的5脚，使脚，使 =0，当，当S1S9键有一个被按下时，键有一个被按下时，CD4511的输出端的输出端AF不不全为全为1，所以，所以CD4068的的13脚输出为脚输出为1，下一页返回上一页第35页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v使使CD4511的的 =1，将输入的数字锁存并输出到显示器中显示结果，这样后按下的键就，将输入的数字锁存并输出到显示器中显示结果，这样后按下的键就不起作用了。显示器上一直显示抢答者的编号，表示抢答成功，直到再次复位为止。不起作用了。显示器上一直显示抢答者的编号，表示抢
47、答成功，直到再次复位为止。v(3)提示声响电路提示声响电路vCD4068的的13脚脚输出高电平，经过输出高电平，经过C2变为脉冲触发信号，输入到音乐电路的播放控制端，变为脉冲触发信号，输入到音乐电路的播放控制端，音乐电路发出响声，表示抢答成功，每成功抢答一次，发出一次响声。音乐电路发出响声，表示抢答成功，每成功抢答一次，发出一次响声。v注注:VD1VD11对按键进行对按键进行BCD编码，例编码，例如如，按下，按下S5键，键，VCC使使VD3,VD4导通，导通，CD4511的输入端的输入端DCBA=0101,即输入为即输入为5;R3和和C1组成积分电路对锁存信号进组成积分电路对锁存信号进行适当的
48、延时，使锁存稳定，防止显示器显示混乱。行适当的延时，使锁存稳定，防止显示器显示混乱。下一页返回上一页第36页，共96页，编辑于2022年，星期一9.1 课程设计课程设计v2.设计任务与要求设计任务与要求v设计一个可共设计一个可共9个参赛者比赛的抢答器。个参赛者比赛的抢答器。v设置一个系统清除和抢答控制开关，该开关由主持人控制。设置一个系统清除和抢答控制开关，该开关由主持人控制。v用用LE D数码显示器显示抢答成功者的编号，同时喇叭发出提示声音数码显示器显示抢答成功者的编号，同时喇叭发出提示声音(叮咚叮咚声或其他音乐声或其他音乐)。v抢答的时间设定为抢答的时间设定为9 s，当主持人宣布抢答开始，
49、计时器开始以秒为单位进行，当主持人宣布抢答开始，计时器开始以秒为单位进行减法计数，同时扬声器有短暂的声响提示。在抢答时间内，选手抢答成功，减法计数，同时扬声器有短暂的声响提示。在抢答时间内，选手抢答成功，这时计时器停止工作，显示器上显示参赛者的编号，保持到主持人按复位键这时计时器停止工作，显示器上显示参赛者的编号，保持到主持人按复位键为止。当规定的时间到，仍无人抢答时，本次抢答无效，扬声器报警发出声为止。当规定的时间到，仍无人抢答时，本次抢答无效，扬声器报警发出声音，并禁止抢答，计音，并禁止抢答，计时器上显示时器上显示“0”。下一页返回上一页第37页，共96页，编辑于2022年，星期一9.1
50、课程设计课程设计v自己查阅有关集成电路资料自己查阅有关集成电路资料v3.抢答器的组成方框。抢答器的组成方框如图抢答器的组成方框。抢答器的组成方框如图9-17所示所示v4.基本工作原理基本工作原理v如图如图9-17所示，接通电源后，主持人将开关拨到所示，接通电源后，主持人将开关拨到“清零清零”状态，抢答器处于禁状态，抢答器处于禁止使用状态，抢答显示器显示止使用状态，抢答显示器显示0，计时显示器显示，计时显示器显示0;主持人将开关置主持人将开关置“开始开始”状态，状态，并宣布抢答开始，扬声器发出提示音并宣布抢答开始，扬声器发出提示音;计时显示器显示计时显示器显示9，代表倒计时时间为，代表倒计时时间