《大学《计算机组成原理》期末考试试题1及答案.pdf》由会员分享，可在线阅读，更多相关《大学《计算机组成原理》期末考试试题1及答案.pdf（7页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第 1 页 共 7 页大学计算机组成原理期末考试题试题1及答案一、填空题（共 12 题 20 空，每空 1 分，共 20 分）1.在一个四级流水线中，分别完成取指、译码取数、执行、回写结果4 个过程。假设完成各步操作所需要的时间分别是 T1=70nsT2=70nsT3=50nsT4=40ns。则该指令流水线的时钟周期至少为2.浮点数进行加减运算的过程为3.浮点数 X=-11.011*2100，、。、舍入和判溢出。（填是或否）为规格化数。4.已知 X=-0.1010，X原=、X补=、-X补=。5.寄存器间接寻址方式中，操作数的有效地址存放在_。6.补码定点数加减运算采用双符号位判断溢出，当两个符
2、号时没有溢出，溢出。7.在集中式总线控制方式中，对链路故障最敏感的是。8.已知某机微指令字长为 48 位，共有 38 个控制信号构成 4 个互斥类，分别含 4 个、15 个、13 个、6 个微命令，微指令采用水平型格式，微指令中的控制字段至少为位。9.由 64K1 的 2164 RAM 芯片（4 个 128128 阵列）构成128K8 存储器。若采用集中刷新方式，设读写周期T=0.1s，存储器刷新一遍至少需要时间。10.在定点补码一位除法（加减交替法）中，若上次商 0，则本次应与求累加和。11.微指令控制字段的编码方式主要有、等。12.奇偶校验码是典型的检错码，能检出位错。设信息位为 010
3、1010（低位），则奇校验码字位为。二、单项选择题（共 20 题，每题 2 分，共 40 分）题号答案12345678910111213141516171819201.在补码不恢复余数除法中，（）。A余数为正商 1，为负商 0B余数为正商 0，为负商 1D余数与除数同号商 0，异号商 1C变址寻址D隐地址D一段微程序D用异步应答实现衔接C余数与除数同号商 1，异号商 0A寄存器寻址A一个微命令2.减少指令中地址码个数的办法是采用（）。B寄存器间址B一个微操作3.在微程序控制方式中，一条机器指令通常对应（）。C一条微指令4.在同步控制方式中，各操作（）。A由统一时序信号控制A一个时钟周期结束时A
4、保护断点B由 CPU 控制C按需分配时间5.CPU 响应中断请求是在（）。B一个总线周期结束时C一条指令结束时 D一段程序结束时D中断服务程序人口地址送 PC6.在中断周期中，不能由中断隐指令完成（）。B硬件关中断C保护现场7.冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU 区分它们的依据是（）。A指令操作码的译码结果C指令周期的不同阶段A程序计数器 PCA大阶向小阶对齐B指令和数据的寻址方式D指令和数据所在的存储单元C地址寄存器 ARD数据寄存器 DRD加数向被加数对齐8.在 CPU 中存储当前正在执行的指令的是（）。B指令寄存器 IR9.在浮点加减运算中,对阶的原则是（）。
5、B被加数向加数对齐C小阶向大阶对齐第 2 页 共 7 页10.因为转移引起的相关是（）。A结构相关I、保护现场B数据相关II、开中断 C控制相关III、关中断D资源相关IV、保存断点11.单级中断系统中，中断服务程序执行顺序是（）。V、中断事件处理BIII、I、V、VIICIII、IV、V、VI、VIIDIV、I、V、VI、VII12.转移指令采用相对寻址，由三个字节组成，第一字节为操作码字段，第二、三字节为相对位移量字段（补码表示），且数据在存储器中以低字节地址为字地址的存储方式。假定取指令时，每取一个字节 PC 自动加 1。若某转移指令所在主存地址为 200D，该转移指令成功转以后的目标地
6、址 240D，则相对位移量字段第二、三字节的内容分别为()A00H，25HA00B25H，00HC01C25H，FFH D37H，00H13.当浮点数阶码采用双符号位移码表示时，下列表示浮点运算溢出的是（）。B11D以上都不对B可表示的最大正数为 27（1-2-7）D可表示的最大正数为 215（1-2-8）CDMA 方式 D通道方式14.若阶码为四位，用补码表示；尾数8 位，用原码表示，其中均含一位符号位；以2 为基数。则下列错误的是()。A可表示的最大正数为 28（1-2-7）C可表示的最大正数为 27（1-2-8）APPU(外围处理机)方式ACacheA16A原码APCB主存B 14VI、
7、恢复现场VII、中断返回AI、V、VI、II、VII15.下述 I/O 控制方式中，主要由程序实现的是（）。B中断方式C寄存器C 816.下列器件中存取速度最快的是（）。D硬盘D22D移码。DACC17.某 SARM 芯片，其存储容量为 16K8 位，该芯片的地址线数目是（）。18.设寄存器内容为 1000 0000，若它等于-128，则为（）。B补码C反码19.相对寻址的条件转移指令功能是当转移条件成立时将指令中的地址码送入（）。B地址寄存器C累加器20.假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存 1000 次，其中访问 Cache 缺失（未命中）50 次，则 C
8、ache 的命中率是（）。A5%B9.5%C50%D95%三、综合题（共 5 题，共 40 分）1（5 分）某机主存地址空间大小为128K16 位，按字编址，采用指令字长和存储字长相等，指令各字段定义如下：15 12OP11 10Ms9 7Rs6 5Md4 0Ad该指令系统最多可包含多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器 MAR 和存储器数据寄存器（MDR）至少各需多少位？若 MD 为直接寻址方式，可寻址的最大空间为多少？2（10 分）设 X=0.1010，Y=-0.1101，用补码一位乘求 X*Y。第 3 页 共 7 页3(5 分)设某计算机的 Cache，已知 Cac
9、he 容量为 16KB，主存容量为 2MB，每个字块有 8 个字，每个字有 32 位：(1)若采用 4 路组相联映像写出主存地址格式，并标出各字段的长度；(2)若采用直接映像，写出主存地址格式，并标出各字段的长度。4(10 分)设 CPU 共有 16 根地址线，8 根数据线，并用 MREQ#作访存控制信号（低电平有效），用 R/W#作读写控制信号（高电平为读，低电平为写）。用 2K8b 的 RAM 设计从 9000H 开始的 6K8b 的存储器，要求：（1）指出选用的存储芯片数量；（2）写出各芯片的二进制表示的地址范围；（3）画出存储芯片与 CPU 的连接。第 5 题图控制信号ALUZZout
10、控制信号CU时钟指令译码器OP IRoutIRAd IRoutIRinPCinCPU内部总线+1地址线存储总线数据线PCMARMDRPCoutMARinMDRinMDRoutR0inR0R0outRn-1inRn-1outYinALUinRn-1Y第 4 页 共 7 页5(10 分)模型机数据通路结构如上图所示，减法指令“SUB（R0）-（X）R0。下面给出了指令取指和译码阶段每个节拍的功能，请按下面描述方式列出指令执行阶段每个节拍的功能。节拍C1C2C3C4功能R0,X”（间接寻址）的功能为：(PC)MARM(MAR)MDR,(PC)+1PC(MDR)IR指令译码第 5 页 共 7 页大学计
11、算机组成原理期末考试题试题1答案四、填空题（共 12 题 20 空，每空 1 分，共 20 分）13.14.15.70ns对阶、尾数加减、规格化否16.X原=1.1010、X补=1.0110、-X补=0.1010。17.寄存器18.相同不同19.链式查询20.14 位21.12.8s22.除数的补码23.直接编码、字段直接编码、字段间接编码24.1（或奇数）00101010五、单项选择题（共 20 题，每题 2 分，共 40 分）题号答案1C2D3D4A5C6C7C8B9C1011121314151617181920CABBBBCBBAD六、综合题（共 5 题，共 40 分）1（5 分）某机主
12、存地址空间大小为128K16 位，按字编址，采用指令字长和存储字长相等，指令各字段定义如下：15 12OP11 10Ms9 7Rs6 5Md4 0Ad该指令系统最多可包含多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器 MAR 和存储器数据寄存器（MDR）至少各需多少位？若 MD 为直接寻址方式，可寻址的最大空间为多少？解：由OP 为 4 位，24=16，故该指令系统最多可包含 16 条指令；由RS 为 3 位，23=8，故该计算机最多有 8 个通用寄存器；由计算机主存地址空间大小为 128K16 位，按字编址，217=128K 得存储器地址寄存器 MAR 为 17 位，存储器数据
13、寄存器（MDR）至少需 16 位；Ad 为 5 位，若 MD 为直接寻址方式，可寻址的最大空间为为2=32 字52（10 分）设 X=0.1010，Y=-0.1101，用补码一位乘求 X*Y。解：X补00.1010部分积00 000000 101000 101000 010100 101000 111100 011100 000000 0111乘数Y补1.0011说明-X补11.0110 (1 分)0011X补0 00110 00联合右移一位X补联合右移一位0第 6 页 共 7 页00 0011110 0联合右移一位00 0000000 001100 00011110联合右移一位11 0110
14、Y 为负数，X11 0111（8 分）XY补1.01111110 XY=-0.10000010 (1 分)3(5 分)设某计算机的 Cache，已知 Cache 容量为 16KB，主存容量为 2MB，每个字块有 8 个字，每个字有 32 位：(1)若采用 4 路组相联映像写出主存地址格式，并标出各字段的长度；(2)若采用直接映像，写出主存地址格式，并标出各字段的长度。解：(1)主存容量 2MB，需要 21 位地址：221=2MCache 容量 16KB，需要 14 位地址：214=16K块长：8 字32 位/字328 位32 字节块内地址需为 5 位：25=32又 Cache 采用 4 路组相
15、联映像，即组内的块数为 4 块，需 2 位地址：22=4因此组地址：14257（位）主存高位地址标记：21759（位）（3 分）(2)因此块地址：1459（位）主存高位地址标记：21957（位）（2 分）4(10 分)设 CPU 共有 16 根地址线，8 根数据线，并用 MREQ#作访存控制信号（低电平有效），用 R/W#作读写控制信号（高电平为读，低电平为写）。用 2K8b 的 RAM 设计从 9000H 开始的 6K8b 的存储器，要求：（1）指出选用的存储芯片数量；（2）写出各芯片的二进制表示的地址范围；（3）画出存储芯片与 CPU 的连接。解：1）字段位数主存高位地址7r=2组号c=7
16、块内字地址B=3字节2字段位数主存高位地址7块号c=9块内字地址B=3字节26K83 片（2 分）2K82）3 片 2K8 位的芯片地址范围A15A14A13A12A11A10 A01 0 0 1 0 0 0第一片2K8b 芯片1 0 0 1 0 1 11 0 0 1 1 0 0第二片2K8b 芯片1 0 0 1 1 1 11 0 1 0 0 0 0第三片2K8b 芯片1 0 1 0 0 1 1（3）存储器片选逻辑图（6 分）MREQ#（6 分）G1Y2G2A3-8G2B译码Y3CY4BAA10-0A15A14A13A12A11第 7 页 共 7 页5(10 分)模型机数据通路结构如上图所示，减法指令“SUB（R0）-（X）R0。下面给出了指令取指和译码阶段每个节拍的功能，请按下面描述方式列出指令执行阶段每个节拍的功能。节拍C1C2C3C4功能R0,X”（间接寻址）的功能为：(PC)MARM(MAR)MDR,(PC)+1PC(MDR)IR指令译码C5AD(IR)MARC6M(MAR)MDRC7MDRMARC8M(MAR)MDRC9MDR YC10(R0)ALUC11(R0)-(Y)ZC12 ZR0