计算机组成与体系结构总结 .pdf

《计算机组成与体系结构总结 .pdf》由会员分享，可在线阅读，更多相关《计算机组成与体系结构总结 .pdf（40页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、计算机组成与体系结构第一章总结1、电子计算机的分类：电子模拟计算机和电子数字计算机特点：模拟计算机是数值由 连续量 来表示，运算过程连续；数字计算机 是按位运算，并且 不连续地跳动计算；2、电子（数字）计算机分类专用计算机 和通用计算机（依据效率，速度，价格，运行的经济性和适应性划分）3、计算机系统由 硬件和软件 两大部分组成4、硬件（1）一般的计算机结构框图（运算器为中心）一般的计算机结构框图（存储器为中心）（2）冯.诺依曼计算机的特点采用 二进制 表示机器指令和数据硬件 系统由 运算器、控制器、存储器、输入设备和输出设备五大部分组成程序和数据 预先存放在 存储器 中，存储器按地址编址操作时

2、根据程序中指令的执行顺序，从存储器中取出指令或数据，由控制器解释，运算器完成运算设计思想：采用 二进制 表示各种 信息 以及 存储程序和程序控制。存储程序 的概念是将解题程序（连同必须的原始数据）预先存入存储器；程序控制 是指控制器依据所存储的程序控制全机自动、协调地完成解题任务。存储程序并按地址顺序执行。存储程序和程序控制统称为存储程序控制。（3）硬件各个主要部分 运算器：(如右图)算术运算 和逻辑运算在计算机中参与运算的数是二进制 的运算器的长度一般是8、16、32 或 64 位 存储器：存储 数据 和程序容量 存储器所有存储单元的总数（存储单元（保存一个数16 个触发器）、存储单元地址（

3、每个存储单元的编号）、容量单位）内存 储器（ROM、RAM）：半导体存储器外存 储器：计算机中配备了存储容量更大的磁盘存储器和光盘存储器存储器单位：210 byte1K 210 K1M 210 M1G 210 G1T 控制器：指令和程序（每一个基本操作叫做一条指令；解决某一问题的一串指令序列叫做程序）指令的形式操作码和地址码：指令的内容由两部分组成，操作的性质 和操作数的存储器输入设备输出设备控制器运算器地址线控制线数据线运算电路单元寄存器B累加器A名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 40 页 -地址；前者称为操作码，后者称为地址码。控制器的基本任务：按照一定的顺序一

4、条接着一条取指令、指令译码、执行指令。取指周期和执行周期：控制器按照时序工作,通常将分为 两个 过程:取指周期:从内存读出的信息流是指令流，它流向 控制器；执行器周期:从内存读出的信息流是数据流，它由内存流向运算器。PS：（出题）CPU如何识别从主存取出来的二进制代码是指令还是数据？从时间 来说：取指令事件发生在“取指周期”取数据事件发生在“执行周期”从空间 来说：取出的代码是指令，一定送往指令寄存器（控制器）取出的代码是数据，一定送往数据寄存器（运算器）适配器与输入输出设备：适配器是 接口PS：控制器和运算器合称为 中央处理器CPU，CPU和内存储器 合称为 计算机主机。5、软件分为 系统软

5、件 和应用软件系统软件分类：各种服务性程序 语言程序操作系统数据库管理系统系统软件发展历史：手编程序汇编程序算法语言操作系统数据库6、计算机系统组成框图汇总：7、计算机系统的 层次结构：（层次图如右）第 0 级由 硬件 实现第 1 级由 微程序 实现第 2 级至第 6 级由 软件 实现由软件实现的机器称为：虚拟机第 2 级是 传统指令系统（机器语言）机器第 3 级是 操作系统 机器操作系统是运行在第级上的解释程序第 4 级是 汇编语言 机器高级语言机器虚拟机 M4汇编语言机器虚拟机 M3操作系统级虚拟机 M2一般机器级虚拟机 M1微程序设计级虚拟机 M0编译程序汇编程序操作系统微程序由硬件直接

6、执行软件硬件名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 40 页 -第 5 级是 高级语言 机器第 6 级是 应用语言 机器(图中未显示)每一级都能进行程序设计8、软件和硬件的逻辑等价性：任何操作 可以由软件来实现也可以有硬件来实现（设计计算机系统时，应考虑各个方面的因素：价格、速度、可靠性、存储容量、变更周期）固件 功能上是软件，形态上是硬件9、计算机体系结构的定义：定义一：Amdahl 于 1964 年在推出IBM360 系列计算机时提出：程序员所看到的计算机系统的属性，即 概念性结构和功能特性定义二：计算机系统结构主要研究软硬件功能分配和对 软硬件界面的确定10、改进计

7、算机性能基本方法：加快经常性事件的执行速度Amdahl 定律：系统中某一部件由于采用某种更快的执行方式后整个系统性能的提高与这种执行方式的使用频率或占总执行时间的比例有关。在 Amdahl 定律中，加速比 与两个因素 有关：改进后整个系统的加速比 为：eg.某一部件的处理速度加快到10倍，该部件的原处理时间仅为整个运行时间的40%，所以，其中Fe=0.4,Se=10，代入公式即可11、计算机系统的主要技术指标：（1）机器字长：运算器一次运行二进制位数（2）运算速度：描述一台计算机的运算速度的单位应该是每秒执行多少条指令单位是 MIPS（百万条指令每秒）式中，n指令的种类fi 第 i 种指令在程

8、序中出现的频度（%）ti 第 i 种指令的指令周期对于带有浮点运算的计算机系统，常用每秒百万个浮点操作（3）机器容量:计算机的容量实际上是指机器内部主存储器的容量。（4）吞吐量:计算机系统的吞吐量是指计算机在单位时间内能处理的信息量。（5）响应时间:响应时间指从给定计算机输入到出现对应的输出之间的时间间隔。响应时间取决于用户输入的信息、系统特性以及在用户输入信息时系统正在处理的其他负载。时间改进后改进部分的执行时间改进前改进部分的执行，时间改进前整个任务的执行可改进部分占用的时间SeFeeeennSFFTTS)1(106MFLOPS=10浮点数操作次数执行时间名师资料总结-精品资料欢迎下载-名

9、师精心整理-第 3 页，共 40 页 -计算机组成与体系结构第二章总结1、定点表示法概念（1）纯小数 x0.x1 x2 x3 xn-1 xn(x0 表示 符号位，x1xn为尾数)表示范围：（表示数的范围是0|X|12-n）x=0.00.0 x=1.00.0 x=0 正 0 和负 0 都是 0 x=0.11.1 x=12-n最大x=0.00.01 x=2-n最接近 0 的正数x=1.00.01 x=2-n最接近 0 的负数x=1.11.1 x=（12-n）最小（2）纯整数 x0 x1 x2 x3 xn-1 xn（X0 为符号位，后面为尾数，小数点在最后）表示数的范围是0|2n1 2、浮点表示法概

10、念（1）格式:N=RE.M（基数 R 为固定值；E为指数；M 为尾数）（2）机器中表示3、数的机器码表示（1）原码：注意符号位0 正 1 负；有+0 和-0 之分，字长8 为的范围是-127 到+127；（2）补码：正数补码与原码相同；负数补码为其原码右数第一个1 开始，左边的都取 反，右边的都 不变（包括这个 1）；无正负 0 之分；取值 范围：-2n2n-1(定点整数）定点小数：11-2-n字长 8 位的范围是-128 到+127；（3）反码：正数反码与原码，补码相同；负数补码符号位为1，其余与原码各位相反；有正负 0 之分；字长 8 位，取值范围-127 到+127；名师资料总结-精品资

11、料欢迎下载-名师精心整理-第 4 页，共 40 页 -（4）移码：移码与补码 符号位 互为 相反 数，其余 各位相同；无正负 0 之分；字长 8 位，取值范围与补码相同；4、数据格式（1）单精度（32）和双精度（64）；（2）尾数用原码，指数用移码；（3）一个规格化的32 位浮点数 x 的真值表示为x=(-1)S(1.M)2E-127（4）规格化的 64 位浮点数 x 的真值为：x=(-1)S(1.M)2E-1023（5）规格化表示：尾数的最高位为非零 数值的浮点数（6）浮点数的范围：5、补码加减法（1）补码加法公式：x+y补=x补+y补(mod 2)（2）补码减法公式：x-y补=x补-y补=

12、x补+-y补(mod 2)（3）溢出问题 溢出检测方法一：双符号位（变形补码）Sf1、Sf2 表示两位符号位格式最小值最大值单精度E=1,M=0,1.021-127=2-126E=254,f=.1111,1.111,12254-127=2127(2-2-23)双精度E=1,M=0,1.021-1023=2-1022E=2046,f=.1111,1.111,122046-1023=21023(2-2-52)习题：15、16、19 名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 40 页 -溢出检测方法二：单符号位Cf为符号位产生的进位,C0为最高有效位产生（4）基本加法和减法器 半

13、加器（不考虑低位进位）和全加器（考虑 低位进位 和向高位的进位）一位全加器的逻辑表达式：Si=AiBiCiCi+1=AiBi+BiCi+AiCiiiiiiCBABA)(iiiiiCBABA).(.6、定点乘法运算（1）定点原码乘法与门延时+（n-1）和运算延时+（n-1）进位延时tm=2T+(n-1)6T+(n-1)2T=(8n-6)T（2）定点补码乘法原理：算前求补乘法器算后求补名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 40 页 -E=0时，输入和输出相等E=1 时，则从数最右端往左边扫描，直到第一个1 的时候，该位和右边各位保持不变，左边各数值位按位取反时间延迟分析：转

14、换n+1 位带符号的时间延迟为t=n*2T+5T，其中 n*2T 为或门延迟时间，5T为最高位与门和异或门的时延。（3）总结：原码阵列乘法只需另加符号位的处理。补码阵列乘法可对负操作数求补（得绝对值）后相乘；再由乘积符号位决定是否对乘积求补即可7、定点除法运算（1）原码除法：符号位单独处理，尾数相除（2）不恢复余数除法（加减交替法）：计算步骤如下：1、判断被除数 除数，除数是否为0；2、减除数，得到余数；3、余数为负，商为0；4、余数、商一起左移；5、余数为正，商为1；6、最后余数是否要修正名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页，共 40 页 -Eg.8、定点运算器的组成（1

15、）基本组成包括：算术逻辑运算单元ALU：核心部件暂存器（数据缓冲器）：用来存放参与计算的数据及运算结果，它只对硬件设计者可见，即只被控制器硬件逻辑控制或微程序所访问通用寄存器堆：用于存放程序中用到的数据，它可以被软件设计者所访问。内部总线：用于连接各个部件的信息通道。（2）逻辑元算单元ALU 片内先行进位(并行进位)Cn1Y0X0Cn Cn2Y1 X1Cn1Y1Y0X1X0X1CnCn3Y2X2Cn2 Y2Y1X1Y0X1X2X0X1X2CnCn4Y3X3Cn3 Y3Y2X3Y1X2X3Y0X1X2X3X0X1X2X3Cn令 GY3Y2X3Y1X2X3 Y0X1X2X3，PX0X1X2X3 G

16、 为进位发生输出，P为进位传送输出则 Cn+4=G+PCn 74181ALU 逻辑图（总体）名师资料总结-精品资料欢迎下载-名师精心整理-第 8 页，共 40 页 -M=L 时，对进位信号没有影响，做算术运算M=H 时，进位门被封锁，做逻辑运算成组先行进位部件CLA74182逻辑图G*为成组先行进位发生输出P*为成组先行进位传送输出16 位先行进位ALU（内先行进位,片间先行进位）32 位（3）数据总线分类：所处位置内部总线（CPU内）外部总线（系统总线）逻辑结构单向传送总线双向传送总线（三态门，OG门）（4）定点运算器的基本结构 单总线结构的运算器名师资料总结-精品资料欢迎下载-名师精心整理

17、-第 9 页，共 40 页 -两个操作数分时经总线进入锁存器A 和 B，运算结果也通过单总线送回 双总线结构的运算器两个操作数通过各自的总线送加法器运算，运算结果通过其中一总线送回 三总线结构的运算器两个操作数和操作结果通过各自的总线传送9、浮点运算方法和浮点运算器（1）浮点加减运算 两个浮点数和,它们分别为x2ExMx y2EyMy Ex和 Ey分别为数x 和 y 的阶码，Mx 和 My 为数 x 和 y 的尾数，运算法则：(Mx2ExEyMy)2EyEx2M*8 位）三组信号组中地址总线和数据总线公用，控制总线中R/W 公用，使能端 EN不能公用，它由地址总线的高位段译码来决定片选信号。公

18、式同上（5）高级的 DRAM 结构 FPM DRAM：快速页模式动态存储器 CDRAM：带高速缓冲存储器（cache）的动态存储器在通常的 DRAM芯片内又集成一个小容量的RAM，使 DRAM 芯片性能显著改进 SDRAM：同步型动态存储器 RDRAM:高速总线方式4、只读存储器（1）ROM 称为只读存储器；主要分为两类：掩膜 ROM 和可编程 ROM（又分为一次性可编程PROM和多次可编程EPROM，EEPROM）；（2）掩膜 ROM 有三组信号线：地址线8 条，存储容量为28=256；数据线 4 条，对应字长4 比特；控制线两条，EO,E1，二者是“与”的关系；当允许ROM 读出时，两者相

19、等且为低电平，输出缓冲器被打开，4 位数据 O3O0 便输出；（3）可编程 ROM EPROM 光擦除可编程可读存储器 EEPROM 电擦除可编程只读存储器5、闪速存储器（1）FLASH存储器也称为闪速存储器名师资料总结-精品资料欢迎下载-名师精心整理-第 15 页，共 40 页 -（2）基于 EPROM存储元（3）FLASH存储器的三个主要的基本操作：编程操作：写操作。存储元初始状态全为“1”；控制栅加正电压，改写为“0”状态；控制栅不加正电压，存储元保持“1”状态。读取操作：控制栅加正电压。存储元原存1，浮空栅不带负电，开启晶体管；原存为 0，浮空栅带负电，晶体管不能开启导通；擦除操作：E

20、PROM外部紫外光照射方式擦除，FLASH点擦除。所有存储元中浮空栅上的负电荷全部洩放出去。故源极S加上正电压，与编程操作正好相反。（4）FLASH存储器的阵列结构有两种：串行：NOR可以随机存取;并行：NAND,可以顺序存取,删除时按块操作.6、各种存储器的性能比较存储器类型非易失性高密度单晶体管存储元在系统中的可写性FLASH SRAM DRAM ROM EPROM EEPROM 7、并行存储器（1）双端口存储器 逻辑结构左端口和右端口：分别具有各自的地址线（A0A10），数据线和控制线。无冲突读写控制当两个端口的地址不相同，两个端口上进行读写操作，不发生冲突。任一端口被选中驱动时，就可对

21、整个存储器进行存取，每一个端口都有自己的片选控制(CE)和输出驱动控制(OE)。读操作时，端口OE(低电平有效)打开输出驱动器，由存储矩阵读出的数据就出现在I/O 线上。有冲突读写控制当两个端口同时存取存储器同一存储单元，发生读写冲突。特设置 BUSY标志。片上的判断逻辑可以决定对哪个端口优先进行读写操作，而对另一个被延迟的端口置BUSY标志(BUSY变为低电平)，即暂时关闭此端口。名师资料总结-精品资料欢迎下载-名师精心整理-第 16 页，共 40 页 -有冲突读写判断(1)如果地址匹配且在CE之前有效，片上的控制逻辑在CEL和 CER之间进行判断来选择端口(CE判断)。(2)如果 CE在地

22、址匹配之前变低，片上的控制逻辑在左、右地址间进行判断来选择端口(地址有效判断)。（2）多模块交叉存储器 存储方式：顺序方式：高位选模块，低位选块内地址某个模块进行存取时，其他模块不工作优点：某一模块出现故障时，其他模块可以照常工作，通过增添模块来扩充存储器容量比较方便缺点：各模块串行工作，存储器的带宽受到了限制交叉方式：高位选块内地址，低位选模块连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。优点：对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。使用场合为成批数据读取。基本结构：通常在一个存储器周期内，m 个存储体必须分时启动，则各个存储体的启动间隔为（m

23、为交叉存取度）（T 存取一个字的存储周期，总线传送周期为）8、cache存储器/Tm名师资料总结-精品资料欢迎下载-名师精心整理-第 17 页，共 40 页 -（1）基本原理1）cache 是介于 CPU和主存之间的小容量存储器，但存取速度比主存快。主存容量配置几百MB 的情况下，cache 的典型值是几百KB。cache 能高速地向CPU提供指令和数据，从而加快了程序的执行速度。2）从功能上看，它是主存的缓冲存储器，由高速的SRAM 组成。为追求高速，包括管理在内的全部功能由硬件实现，因而对程序员是透明的。3）Cache的设计依据:CPU这次访问过的数据，下次有很大的可能也是访问附近的数据。

24、4）CPU与 Cache之间的数据传送是以字为单位,主存与 Cache 之间的数据传送是以块为单位5）CPU读主存时，便把地址同时送给Cache 和主存，Cache 控制逻辑依据地址判断此字是否在Cache中，若在此字立即传送给CPU，否则，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到 cache 中。（2）Cache命中率 在一个程序执行期间，设 Nc 表示 cache完成存取的 总次数，Nm 表示 主存 完成存取的 总次数，h 定义为命中率，则有 h=Nc/（Nc+Nm)若 tc 表示命中时的cache访问时间，tm 表示 未命中时的主存访问时

25、间，1-h 表示未命中率，则 cache/主存系统的平均访问时间ta 为：ta=h*tc+(1-h)tm r=tm/tc 表示主存慢于cache 的倍率，e 表示 访问效率，则有e=tc/ta=tc/（h*tc+（1-h）*tm=1/（h+（1-h）*r=1/(r+(1-r)*h)（3）主存与 cash的地址映射全相联映射方式映射方法多对多将地址分为两部分（块号和字），在内存块写入Cache 时，同时写入块号标记优点：冲突概率小，cache 利用高缺点：比较器难实现，需要一个访问速度很快代价高的相联存储器适用于小容量的Cache 直接映射方式映射方法一对多 i=j mod m（其中 cache

26、 行号为 i，主存块号为j，m 为 cache 总行数）主存的 0,m,2m.映射到 cache的第 0 行；主存的 1,m+1,2m+1.映射到 cache 的第 1 行；地址分为三部分（tag，行号，字）优点：硬件简单，成本低；缺点：冲突概率高适用于较大容量的Cache 组相联映射方式前两者的结合（一对多映射）Cache 分组，组间采用直接映射方式，组内采用全相联的映射方式 Cache 分组 U，组内容量V 组号：q=j mod u（主存第j 块内容拷贝到Cache的 q 组中的某行）v=1，则为直接相联映射方式；u=1，则为全相联映射方式（4）替换策略名师资料总结-精品资料欢迎下载-名师

27、精心整理-第 18 页，共 40 页 -LFU（最不经常使用）：被访问的行计数器增加1，换值小的行，不能反映近期cache的访问情况LRU（近期最少使用）：被访问的行计数器置0，其他的计数器增加1，换值大的行，符合cache 的工作原理随机替换：从特定的行位置中随机地选取一行换出即可。（5）写操作策略写回法：换出时，对行的修改位进行判断，决定是写回还是舍掉。全写法：写命中时，Cache与内存一起写写一次法：与写回法一致，但是第一次Cache命中时采用全写法计算机组成与体系结构第四章总结1、指令：就是要计算机执行某种操作的命令2、计算机的指令有微指令、机器指令和宏指令之分微指令 是微程序级的命令

28、，它属于硬件；宏指令：由若干条机器指令组成的软件指令，它属于软件；机器指令：介于微指令与宏指令之间，通常简称为指令，每一条指令可完成一个独立的算术运算或逻辑运算操作。3、一台计算机中所有机器指令的集合，称为这台计算机的指令系统4、指令系统的发展情况（1）复杂指令系统计算机：简称 CISC（2）精简指令系统计算机：简称 RISC 5、指令系统的性能要求完备性：完备性是指用汇编语言编写各种程序时，指令系统直接提供的指令足够使用，而不必用软件来实现。有效性：有效性是指利用该指令系统所编写的程序能够高效率地运行。规整性：规整性包括指令系统的对称性、匀齐性、指令格式和数据格式的一致性。兼容性：系列机各机

29、种之间具有相同的基本结构和共同的基本指令集，因而指令系统是兼容的，即 各机种上基本软件可以通用。6、指令格式（1）机器指令 用机器字 来表示。表示一条指令的机器字，称为指令字，简称 指令。（2）指令格式，指令字用二进制代码表示的结构形式，由操作码字段（表征指令的名师资料总结-精品资料欢迎下载-名师精心整理-第 19 页，共 40 页 -操作特性与功能）和地址码字段（指定参与操作的操作数的地址）组成。（3）操作码指令的操作码OP表示该指令应进行什么性质的操作位数一般取决于计算机指令系统的规模（4）地址码一般操作数有 被操作数，操作数 以及操作结果 这三种数，形成了三地址指令格式。三地址指令操作码

30、，第一操作数A1，第二操作数A2，结果 A3 二地址指令操作码 第一操作数A1第二操作数A2 从操作数的物理地址归结为三种类型：SS存储器-存储器 类型访问内存的指令格式（最慢）RS 寄存器-存储器 类型既要访问内存，又要访问寄存器RR 寄存器-寄存器 类型访问寄存器的指令格式（最快）一地址指令操作码 第一操作数A1零地址指令操作码,“停机”、“空操作”、“清除”等控制类指令。（5）指令字长度指令字长度：一个指令字中包含 二进制代码的位数机器字长：计算技能 直接处理 的二进制数据位数，通常与 主存单元的位数一致。分类：指令字长度等于机器字长称为单字长指令；等于半个机器字长度，称为半字长指令；等

31、于两个机器字长度的指令，称为双字长指令。（6）指令助记符为了便于书写和阅读程序，每条指令通常用3 个或 4 个英文缩写字母表示。（7）Pentium 指令格式指令长度可变，最短 1 个字节，最长12 个字节，典型的CISC指令系统可选前缀（04）、操作码（12）、一个由mod-R/M 字节 和一个 SIB比例变址字节 组成的 地址指定器、一个 可选的位移量（04）和一个 可选的立即数字段（04）构成前缀：指令：名师资料总结-精品资料欢迎下载-名师精心整理-第 20 页，共 40 页 -指令前缀：包括 LOCK(锁定)前缀 和重复前缀。LOCK前缀用于多CPU环境中对共享存储器的排他性访问。重复

32、前缀用于字符串的重复操作段取代：用于改变默认段寄存器的情况操作数长度取代和地址长度取代：用于在保护模式下决定操作数和指令长度操作码 是必须的，12 个字节Mod、Reg、R/M 为共 1 个字节，是 可选 的mod-R/M 指定的操作数是在R中还是在M 中。mod（2 位）R/M（3 位）的 32 种值构成了8 种寄存器方式和24 种变址方式Reg或 OP（3 位）指定另一个操作数（寄存器）或用作OP的补充。S、I、B 共 1 个字节，分别是比例系数、变址寄存器号、基址寄存器号，可选SS（2）指定比例变换的因子，Index（2）指定变址寄存器，Base（3）指定基址寄存器位移量：可以是 0，1

33、，2，4 个字节 立即数：可以是0，1，2，4 个字节7、操作数类型地址数据:地址实际上也是一种形式的数据。数值数据:计算机中普遍使用的三种类型的数值数据。字符数据:文本数据或字符串，目前广泛使用ASCII码。逻辑数据:一个单元中有几位二进制bit 项组成，每个 bit 的值可以是1 或 0。当数据以这种方式看待时，称为逻辑性数据。8、指令和数据的寻址方式（1）寻址方式：指 CPU根据指令中给出的地址码字段寻找相应的操作数的方式，它与计算机硬件结构紧密相关，而且对指令的格式和功能有很大的影响（2）指令的寻址方式顺序寻址方式必须使用程序计数器PC来计数指令的顺序号跳跃寻址方式（3）操作数基本寻址

34、方式根据 操作数 放在 不同的地方，从而派生各种不同的寻址方式隐含寻址指令中 隐含 着操作数的地址名师资料总结-精品资料欢迎下载-名师精心整理-第 21 页，共 40 页 -立即寻址指令的地址字段指出的不是操作数的地址，而是操作数本身提高了指令的执行速度；操作数不能修改；大小有限；灵活性差直接寻址指令中地址码字段给出的地址 A 就是 操作数的有效地址EA 操作数地址不能修改；绝对寻址方式；间接寻址指令的地址码部分给出的地址 A 不是 操作数的地址，而是存放操作数地址的主存单元的地址EA(A)至少两次访问主存，降低了执行速度寄存器寻址指令的地址码部分给出CPU 内某一通用寄存器的编号，指令的操作

35、数存放在相应的 寄存器 中，即 EA=Ri（RR型指令）寄存器间接寻址操作数 放在 主存储器 中，而操作数的 地址 放在某 一通用寄存器中，然后在指令的地址码部分给出该通用寄存器的编号，这时有 EA=(Ri)偏移寻址 直接寻址和寄存器间接寻址方式的结合指令中有两个地址字段，至少一个是显示的。一个地址字段的形式地址A 直接使用；另外一个地址字段，或基于操作码的一个隐含引用，某个专用寄存器。a)相对寻址专用寄存器是程序计数器PC，EA=A+（PC）b)基址寻址基准地址放在基址寄存器Rb，EA(Rb)D 名师资料总结-精品资料欢迎下载-名师精心整理-第 22 页，共 40 页 -c)变址寻址将指令的

36、地址码部分给出的基准地址A 与 CPU 内某特定的 变址寄存器Rx中的内容相加，以形成操作数的有效地址，即：EA A(Rx)段寻址堆栈寻址寄存器堆栈和存储器堆栈先进后出PUSH，压入栈顶地址，指示器减1；POP，栈顶地址弹出，指示器加1 9、典型指令（1）指令系统应当有数据处理、村居存储、数据传送、程序控制四大类指令数据传送类指令一般传送指令：MOV AX，BX 数据交换指令：XCHG 堆栈操作指令：PUSH，POP 运算类指令名师资料总结-精品资料欢迎下载-名师精心整理-第 23 页，共 40 页 -算术运算指令、逻辑运算指令、移位指令程序控制类指令程序控制类指令用于控制程序的执行方向，并使

37、程序具有测试、分析与判断的能力。输入和输出指令、字符串处理指令、特权指令、其他指令计算机组成与体系结构第五章总结1、CPU的功能与组成（1）CPU的功能：指令控制（程序的顺序控制）操作控制（一条指令有若干操作信号实现）时间控制（指令各个操作实施时间的定时）数据加工（算术运算和逻辑运算）（2）CPU的基本组成：早期 cpu 由运算器和控制器组成运算器：算术逻辑单元ALU、通用寄存器、数据缓冲器DR 和状态条件寄存器PSW组成主要执行所有的算术运算；执行所有的逻辑运算，并进行逻辑测试控制器：有 同步控制、异步控制和混合控制等三种不同的控制方式a）组成：程序计数器、指令寄存器、数据缓冲器、地址寄存器

38、、通用寄存器、状态寄存器、时序发生器、指令译码器、总线（数据通路）b）程序计数器PC 用来存放正在执行的指令的地址或接着将要执行的下一条指令的地址;顺序执行时，每执行一条指令，PC的值应加1；要改变程序执行顺序的情况时，一般由转移类指令将转移目标地址送往PC，可实现程序的转移。执行指令取指令操作控制、时间控制名师资料总结-精品资料欢迎下载-名师精心整理-第 24 页，共 40 页 -c）指令寄存器IR 指令寄存器用来存放从存储器中取出的待执行的指令；在执行该指令的过程中，指令寄存器的内容不允许发生变化，以保证实现指令的全部功能。d）指令译码器ID 暂存在指令寄存器中的指令只有在其操作码部分经译

39、码后才能识别出是一条什么样的指令；译码器经过对指令进行分析和解释，产生相应的控制信号提供给时序控制信号形成部件。e）机器周期、工作节拍、脉冲及启停控制线路由脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲f）时序控制信号形成部件时序控制信号形成部件又称微操作信号发生器，真正控制各部件工作的微操作信号是由指令部件提供的操作信号、时序部件提供的时序信号、被控制功能部件所反馈的状态及条件综合形成的。g）地址形成部件根据指令的不同寻址方式，用来形成操作数的有效地址；功能 就是指令流出的控制，实质上就是对取指令的控制；指令分析与执行的控制，对指令流中的每条指令进行分析解释，根据指令的操作性质和寻址方式

40、形成操作数的地址，然后根据该操作数的地址找到相应的存储单元，并从中取出指令执行过程中要用到的操作数，最后还要形成相应的操作控制信号序列，通过运算器、存储器及输入输出设备的动作，来实现这条指令的功能；指令流向的控制，指令流向的控制即下条指令地址的形成控制；数据缓冲器、状态条件寄存器；（3）CPU中的主要寄存器数据缓冲寄存器DR 暂时存放 ALU的运算结果，或由数据存储器读出的一个数据字，或来自外部接口的一个数据字；指令寄存器IR 用来保存当前正在执行的一条指令；程序计数器PC 又称为 指令计数器；数据地址寄存器AR 保存当前 CPU所访问的数据cache存储器中单元的地址通用寄存器(R0R3)当

41、 ALU执行算数或逻辑运算时，为ALU提供一个工作区状态字寄存器PSW 保存由算数指令和逻辑指令运算或测试结果建立的各种条件代码（4）操作控制器和时序产生器名师资料总结-精品资料欢迎下载-名师精心整理-第 25 页，共 40 页 -数据通路：许多寄存器之间传送信息的通路操作控制器：为数据通路的建立提供各种操作信号。操作信号提供的依据是指令操作码和时序信号，主要有三种类型：a)硬布线 控制类型采用组合逻辑技术;时序控制信号形成部件是由门电路组成的复杂树形网络;速度快，但时序控制信号形成部件的结构不规整,难以实现设计自动化b)微程序 控制类型采用存储逻辑；把微操作信号代码化，使每条机器指令转化成为

42、一段微程序并存入一个专门的存储器(控制存储器)中，微操作控制信号由微指令 产生；具有设计规整、调试、维修以及更改、扩充指令方便的优点，易于实现自动化设计；指令执行速度比组合逻辑控制器慢；c)混合 类型PLA控制器，吸收前两种的设计思想实现时序产生器提供定时和时序信号2、指令周期（1）基本概念指令周期：指取指令、分析指令到执行完该指令 所需的全部时间。机器周期：（CPU周期）把一条指令周期划分为若干个机器周期，每个机器周期完成一个基本操作；不同的指令，可能包含不同数目的机器周期；一个机器周期中，包含若干个时钟周期；时钟周期：处理操作的最基本单位把一个机器周期分为若干个相等的时间段，每一个时间段称

43、为一个节拍。（2）几种指令的指令周期名师资料总结-精品资料欢迎下载-名师精心整理-第 26 页，共 40 页 -MOV 指令取值周期：程序计数器PC中装入第一条指令地址101（八进制）PC的内容被放到指令地址总线ABUS（I）上，对指存进行译码，并启动读命从 101 号地址读出的MOV 指令通过指令总线IBUS装入指令寄存器IR程序计数器内容加1，变成 102指令寄存器中的操作码（OPCPU识别出是 MOV 指令，至此，取指周期即告结束。执行周期：操作控制器（OC）送出控制信号到通用寄存器，选择R1（10）作源寄存器，选择 R0 OC送出控制信号到ALU，指定 ALU OC送出控制信号，打开

44、ALU输出三态门，将 ALU输出送到数据总线DBUS上。注意，任何时候DBUS OC送出控制信号，将DBUS上的数据打入到数据缓冲寄存器DR（10）OC送出控制信号，将DR中的数据 10 打入到目标寄存器R0，R0的内容由 00 变为 10。至此，MOV 指令执行结束。LAD指令名师资料总结-精品资料欢迎下载-名师精心整理-第 27 页，共 40 页 -取值周期：与 MOV 指令取值周期中一样，只是PC指令地址为102，从指令存储器读出“LDA R1,6”指令放入 IR 中，然后 PC+1，使 PC内容为 103，为下条指令ADD做准备执行周期：2 个 CPU周期 操作控制器OC发出控制命令打

45、开IR 输出三态门，将指令中的直接地址码6 放到数据总线 DBUS OC 发出操作命令，将地址码6 装入数存地址寄存器AR OC 发出读命令，将数存6 号单元中的数100 读出到 DBUS OC 发出命令，将DBUS 上的数据 100 装入缓冲寄存器DR OC 发出命令，将DR中的数 100 装入通用寄存器R1，原来 R1中的数 10 被冲掉。至此，LADADD指令取值周期：与 MOV 相同；执行周期：一个 CPU周期 操作控制器OC送出控制命令到通用寄存器，选择R1做源寄存器，R2 OC 送出控制命令到ALU，指定 ALU做 R1（100）和 R2（20 OC 送出控制命令，打开ALU输出三

46、态门，运算结果120 放到 DBUS OC 送出控制命令，将DBUS上数据打入缓冲寄存器DR；ALU产生的进位信号保存状态字寄存器在 PSW OC 送出控制命令，将DR（120）装入 R2，R2中原来的内容20 被冲掉。至此ADD指令执行周期结束。STO指令取值周期：与 MOV 相同执行周期：2 个 CPU周期 操作控制器OC送出操作命令到通用寄存器，选择（R3）=30 做数据存储器的地址单元；OC 发出操作命令，打开通用寄存器输出三态门（不经ALU以节省时间），将地址 30 放到DBUS OC 发出操作命令，将地址30 打入 AR OC 发出操作命令到通用寄存器，选择（R2）=120 OC

47、发出操作命令，打开通用寄存器输出三态门，将数据120 放到 DBUS OC 发出操作命令，将数据 120 写入数存 30 号单元，它原先的数据40 被冲掉。至此，STO指令执行周期结束。名师资料总结-精品资料欢迎下载-名师精心整理-第 28 页，共 40 页 -注意：DBUS 是单总线结构，先送地址（30），后送数据120，必须分时传送JMP指令取值周期：与 MOV 相同执行周期：一个 CPU周期 OC发生操作控制命令，打开指令寄存器IR 的输出三态门，将IR中的地址码101 发送到DBUS CC发出操作控制命令，将DBUS上的地址码101 打入到程序计数器PC中，PC中的原先内容 106 被

48、更换。于是下一条指令不是从106 号单元取出，而是转移到101 号单元取出。至此 JMP 指令执行周期结束。（3）用方框图语言表示指令周期方法：指令系统设计（模型机的五指令系统）方框 按 CPU周期方框内内容 数据通路操作或控制操作菱形符号 判别或测试公操作前边所讲述的5 种操作的框图描述3、时序列产生器和控制方式（1）时序信号的作用和体制作用：CPU中的控制器用它指挥机器的工作；用时序信号/周期信息来 辨认 从内存中取出的是指令（取指）还是数据（执行）一个 CPU周期中时钟脉冲对CPU的动作有严格的约束操作控制器发出的各种信号是时间（时序信号）和空间（部件操作信号）的函数。硬布线控制器的体制

49、：主状态周期-节拍电位-节拍脉冲三级体制；一个节拍电位表示一个CPU周期的时间；主状态周期包含若干个节拍电位；用一个触发器的状态持续时间来表示；微程序控制器的体制：节拍电位节拍脉冲二级体制（2）时序信号产生器：名师资料总结-精品资料欢迎下载-名师精心整理-第 29 页，共 40 页 -功能：产生时序信号构成：a）时钟源：用来为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号；b）环型脉冲发生器：产生一组有序的间隔相等或者不等的脉冲序列；毛刺产生原因：电路内部原因以及寄存器参数的影响避免方法：采用循环移位寄存器c）节拍脉冲和存储器读写时序：d）启停控制逻辑：当运行触发器为“1”时，打开时序

50、电路。当计算机启动时，一定要从第1 个节拍脉冲前沿开始工作。当运行触发器“0”时，关闭时序产生器。停机时一定要在第4 个节拍脉冲结束后关闭时序产生器。（3）控制方式：控制方式：控制不同操作序列时序信号的方法。常用的有以下三种控制方式：同步控制方式（指令的机器周期和时钟周期数不变）完全统一的机器周期执行各种不同的指令采用不定长机器周期中央控制于局部控制的结合异步控制方式名师资料总结-精品资料欢迎下载-名师精心整理-第 30 页，共 40 页 -每条指令需要多长时间就占多长时间联合控制方式大部分 指令在 固定的周期内完成，少数 难以确定的操作采用异步 方式机器周期的 节拍脉冲固定，但是 各指令的机