《第2章数字IC设计方法学.ppt》由会员分享，可在线阅读，更多相关《第2章数字IC设计方法学.ppt（53页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第2章数字IC设计方法学1现在学习的是第1页，共53页RTL代码功能仿真代码功能仿真 RTL simulation BSD&DFT插入插入 BSD&DFT insertion 后端布局布线后端布局布线 back-end place&route版图后静态时序分析版图后静态时序分析 post-layout static timing analysis系统体系结构设计系统体系结构设计 architecture designRTL代码编写代码编写 RTL coding综合和静态时序分析综合和静态时序分析 synthesis&static timing analysis门级仿真和形式验证门级仿真和形式验
2、证 gate simulation&formal verification后仿真和形式验证后仿真和形式验证 post simulation&formal verification流片生产流片生产 tape out现在学习的是第2页，共53页数字数字ICIC的实际设计过程中，各个阶段之间必然会有交互和反复，只有在设的实际设计过程中，各个阶段之间必然会有交互和反复，只有在设计的前一阶段充分考虑后续阶段会遇到的困难，后续阶段才有可能顺利完计的前一阶段充分考虑后续阶段会遇到的困难，后续阶段才有可能顺利完成，否则需要返回到前面的阶段重新设计。成，否则需要返回到前面的阶段重新设计。比如，体系结构设计阶段要
3、考虑硬件实现代价，否则到后端设计阶段发现面积和比如，体系结构设计阶段要考虑硬件实现代价，否则到后端设计阶段发现面积和功耗上的要求无法实现，只好返回到体系结构设计阶段重新设计或修改；功耗上的要求无法实现，只好返回到体系结构设计阶段重新设计或修改；RTLRTL代码代码编写的质量太差，或者综合时约束条件不完备，会导致后端布局布线时时序无法收编写的质量太差，或者综合时约束条件不完备，会导致后端布局布线时时序无法收敛，只有重新修改敛，只有重新修改RTLRTL代码，重新综合仿真。代码，重新综合仿真。显然，反复次数过多会大大影响设计的进度。显然，反复次数过多会大大影响设计的进度。现代现代EDAEDA工具发展
4、的一个重要原则就是尽可能在设计的前端发现并克服或减少后端设计工具发展的一个重要原则就是尽可能在设计的前端发现并克服或减少后端设计将要面临的困难，减少设计中反复的次数。将要面临的困难，减少设计中反复的次数。数字数字ICIC的实际设计过程中，各个阶段之间也不是完全串行进行的，在合理安的实际设计过程中，各个阶段之间也不是完全串行进行的，在合理安排的情况下，多个阶段之间可以并行操作。排的情况下，多个阶段之间可以并行操作。比如，比如，RTLRTL综合等后端处理阶段和综合等后端处理阶段和RTLRTL代码功能仿真阶段可以并行进行；再如，代码功能仿真阶段可以并行进行；再如，后端设计过程中的静态时序分析和后仿真
5、可以并行进行。后端设计过程中的静态时序分析和后仿真可以并行进行。多阶段之间的并行操作缩短了多阶段之间的并行操作缩短了ICIC设计周期，但也给设计中数据管理提出了更高设计周期，但也给设计中数据管理提出了更高要求，因为多个操作阶段间有数据依赖关系。要求，因为多个操作阶段间有数据依赖关系。设计各阶段间的反复迭代和并行操作要求数字设计各阶段间的反复迭代和并行操作要求数字ICIC设计必须有严格的数据管理机制才设计必须有严格的数据管理机制才能保证项目正常进行。能保证项目正常进行。现在学习的是第3页，共53页现在学习的是第4页，共53页现在学习的是第5页，共53页可重构密码协处理器应用环境示意图可重构密码协
6、处理器应用环境示意图BUS可重构密码可重构密码协处理器协处理器接口电路接口电路主处理器主处理器现在学习的是第6页，共53页现在学习的是第7页，共53页现在学习的是第8页，共53页datainreadydataoutclockresetinsw_enins_exeinsnumr_endkw_entrans_en可重构密码协处理器mem_addr可重构密码协处理器外框图可重构密码协处理器外框图现在学习的是第9页，共53页现在学习的是第10页，共53页右表：可重构右表：可重构密码协处理器实密码协处理器实现的各种基本密现的各种基本密码运算码运算序号序号基本密码运算名称基本密码运算名称所需时钟周期数所需
7、时钟周期数1 11616位异或运算位异或运算1 12 23232位移位运算位移位运算1 13 3128128位移位运算位移位运算1 14 43232*3232置换运算置换运算1 15 56464*3232置换运算置换运算1 16 66464*6464置换运算置换运算1 17 78 8*8 S8 S盒代替运算盒代替运算1 18 83232位线性反馈移位运算位线性反馈移位运算1 19 91616位逻辑运算位逻辑运算1 110101616位比较运算位比较运算1 11111模模2 21616加法运算加法运算1 11212模模2 21616+1+1乘法运算乘法运算2 21313模模2 21616+1+1
8、乘法逆运乘法逆运小于或等于小于或等于4004001414模模2 23232乘法运算乘法运算2 215158 8位模多项式乘法运算位模多项式乘法运算1 116161616*1616寄存器堆写操作寄存器堆写操作1 117171616*1616寄存器堆读操作寄存器堆读操作1 11818128128位数据位数据/密钥寄存器写操作密钥寄存器写操作1 11919128128位数据位数据/密钥寄存器读操作密钥寄存器读操作1 12020128128位结果寄存器写操作位结果寄存器写操作1 12121128128位结果寄存器读操作位结果寄存器读操作1 12222208208*256256指令存储器写操作指令存储器
9、写操作1 12323208208*256256指令存储器读操作指令存储器读操作1 1现在学习的是第11页，共53页现在学习的是第12页，共53页 现在学习的是第13页，共53页存储模块控制模块可重构密码处理单元clockresetinsw_enins_exeinsnumr_endkw_endataintrans_enreadydataoutmem_addr可重构密码协处理器的模块结构图：可重构密码协处理器的模块结构图：现在学习的是第14页，共53页可重构密码处理单元设计可重构密码处理单元设计可重构密码处理单元用于实现加可重构密码处理单元用于实现加/解密运算，它由大量的解密运算，它由大量的基本密
10、码运算模块和灵活可变的内部互联网络构成。基本密码运算模块和灵活可变的内部互联网络构成。其中，基本密码运算模块用于实现密码算法所需要的基本密码其中，基本密码运算模块用于实现密码算法所需要的基本密码运算，内部互联网络用于实现不同密码运算模块之间的数据传送运算，内部互联网络用于实现不同密码运算模块之间的数据传送。为了提高可重构密码处理单元的灵活性，许多密码运算为了提高可重构密码处理单元的灵活性，许多密码运算模块的功能和模块之间的数据传输路径都是可配置的，即模块的功能和模块之间的数据传输路径都是可配置的，即可以通过指令来灵活设置密码运算模块的功能和模块之间可以通过指令来灵活设置密码运算模块的功能和模块
11、之间的数据传输路径，从而可以通过编程来灵活地实现不同的的数据传输路径，从而可以通过编程来灵活地实现不同的密码算法。密码算法。现在学习的是第15页，共53页互联网络密码运算模块1密码运算模块2密码运算模块3密码运算模块4密码运算模块5算/逻运算模块m算/逻运算模块2算/逻运算模块1密码运算模块n密码运算模块9密码运算模块8密码运算模块7密码运算模块6其它功能模块寄存器模块k寄存器模块1来自控制模块的输入来自外部设备的输入来自存储模块的输入去向控制模块的输出去向外部设备的输出去向存储模块的输出现在学习的是第16页，共53页控制模块设计控制模块设计控制模块包括有限状态机和指令译码逻辑等。控制模块包括
12、有限状态机和指令译码逻辑等。有限状态机用于控制可重构密码协处理器的状态转换和每个状态下的操作。根据加有限状态机用于控制可重构密码协处理器的状态转换和每个状态下的操作。根据加/解密处理的实现过程，我们将可重构密码协处理器的状态划分为三种：指令装载状态解密处理的实现过程，我们将可重构密码协处理器的状态划分为三种：指令装载状态、指令执行状态和空闲状态。、指令执行状态和空闲状态。在指令装载状态下，可重构密码协处理器将密码程序中的指令按顺序装载到指令在指令装载状态下，可重构密码协处理器将密码程序中的指令按顺序装载到指令存储器中。在指令执行状态下，可重构密码协处理器自动地、不断地从指令存储存储器中。在指令
13、执行状态下，可重构密码协处理器自动地、不断地从指令存储器中取出指令、进行译码并加以执行，直至所有指令执行完毕。在空闲状态下，器中取出指令、进行译码并加以执行，直至所有指令执行完毕。在空闲状态下，可重构密码协处理器不进行指令装载操作和指令执行操作，并保持所有的运算结可重构密码协处理器不进行指令装载操作和指令执行操作，并保持所有的运算结果寄存器的值不变。果寄存器的值不变。主处理器只需对指令执行使能信号主处理器只需对指令执行使能信号ins_exeins_exe施加一个脉冲，就可以将可重构密码协施加一个脉冲，就可以将可重构密码协处理器设置为指令执行状态，从而启动指令自动执行过程，然后在整个过程中不处理
14、器设置为指令执行状态，从而启动指令自动执行过程，然后在整个过程中不再需要主处理器的干预，这大大减少了主处理器的控制开销和可重构密码协处理再需要主处理器的干预，这大大减少了主处理器的控制开销和可重构密码协处理器访问外部设备的开销，提高了加器访问外部设备的开销，提高了加/解密的处理速度。解密的处理速度。指令自动执行过程结束以后，可重构密码协处理器将自动转换为空闲状态，并给出空指令自动执行过程结束以后，可重构密码协处理器将自动转换为空闲状态，并给出空闲状态的标志信号闲状态的标志信号readyready，主处理器在收到，主处理器在收到readyready信号后，就可以驱动可重构密码协处信号后，就可以驱
15、动可重构密码协处理器进行新的操作了。理器进行新的操作了。指令译码逻辑用于对指令进行分析，确定指令中所包含的操作，并给出相应的控制信指令译码逻辑用于对指令进行分析，确定指令中所包含的操作，并给出相应的控制信号，驱动相应的模块完成所需的操作。号，驱动相应的模块完成所需的操作。现在学习的是第17页，共53页指令装载控制逻辑insnumr_en程序执行控制逻辑insw_endatabusinsw_addrclkrstprog_exeinsr_eninsr_addrreadyjump_idjump_addrhalt_id指令译码逻辑insopcodecondatajump_idhalt_idcomp_i
16、dclkrstclkrst控制体系结构图现在学习的是第18页，共53页存储模块设计存储模块设计存储模块包括指令存储器、数据存储模块包括指令存储器、数据/密钥缓冲寄存器和指令条数寄存器。密钥缓冲寄存器和指令条数寄存器。指令存储器用来保存加密或解密程序，其存储容量为指令存储器用来保存加密或解密程序，其存储容量为256256个个208208位的指令字，即位的指令字，即6.5K6.5K字节字节。指令存储器具有一个写端口和一个读端口。写端口用于将密码程序由外部写入到可重指令存储器具有一个写端口和一个读端口。写端口用于将密码程序由外部写入到可重构密码协处理器内部的指令存储器中，为了减少可重构密码协处理器的
17、引脚数，指令存构密码协处理器内部的指令存储器中，为了减少可重构密码协处理器的引脚数，指令存储器写端口的数据宽度为储器写端口的数据宽度为8 8位，这样可重构密码协处理器的一条指令（位，这样可重构密码协处理器的一条指令（208208位）需要分位）需要分2626次才能写入到指令存储器中。由于密码程序装载操作只发生在密码算法初建或更新的时次才能写入到指令存储器中。由于密码程序装载操作只发生在密码算法初建或更新的时刻，而通常一个密码算法能够保持一个较长的时间不变，在这段时间内只需进行一次密刻，而通常一个密码算法能够保持一个较长的时间不变，在这段时间内只需进行一次密码程序装载操作，因此它所花费的时间长一点
18、无关紧要。读端口用于读出保存在指令存码程序装载操作，因此它所花费的时间长一点无关紧要。读端口用于读出保存在指令存储器内的指令，经过译码后控制加储器内的指令，经过译码后控制加/解密过程的执行。由于可重构密码协处理器的指令解密过程的执行。由于可重构密码协处理器的指令长度为长度为208208位，我们将指令存储器读端口的数据宽度定为位，我们将指令存储器读端口的数据宽度定为208208位，这样能够保证每个时钟位，这样能够保证每个时钟周期读取一条指令执行，有效地加快了加周期读取一条指令执行，有效地加快了加/解密的处理速度。解密的处理速度。数据数据/密钥缓冲寄存器是一个密钥缓冲寄存器是一个128128位的寄
19、存器，用来保存种子密钥和待加位的寄存器，用来保存种子密钥和待加/解密的数据。为了解密的数据。为了进一步节省可重构密码协处理器的引脚数，数据进一步节省可重构密码协处理器的引脚数，数据/密钥缓冲寄存器和指令存储器共享同一密钥缓冲寄存器和指令存储器共享同一条数据输入总线条数据输入总线dataindatain。指令条数寄存器用来保存密码程序中所含的指令的条数，该数据参与控制程序装载操作的结束。指令条数寄存器用来保存密码程序中所含的指令的条数，该数据参与控制程序装载操作的结束。现在学习的是第19页，共53页指令存储器insw_addr数据/密钥缓冲寄存器insw_endatabusinsdk内部寄存器堆
20、rf_inclkrst存储体系结构图insr_eninsr_addrdatabusdkr_endkw_enclkrstrfr_addrrfw_enclkrstrfr_enrfr_addrrf_out现在学习的是第20页，共53页基本密码运算模块的设置基本密码运算模块的设置根据计算机体系结构的基本理论我们知道，对于那些在应用中频繁出现根据计算机体系结构的基本理论我们知道，对于那些在应用中频繁出现的计算任务，应该用专门的硬件加以实现，这样将大大提高计算机系统的的计算任务，应该用专门的硬件加以实现，这样将大大提高计算机系统的性能。因此，我们应该在可重构密码处理单元中设置那些能够被不同密码性能。因此，
21、我们应该在可重构密码处理单元中设置那些能够被不同密码算法频繁使用的密码运算模块。算法频繁使用的密码运算模块。通过对通过对DESDES、IDEAIDEA、AESAES等等5050余种典型的对称密码算法进行分析，我们发现，余种典型的对称密码算法进行分析，我们发现，一些典型的密码运算在不同密码算法中出现的频率很高，如：异或、移位、置一些典型的密码运算在不同密码算法中出现的频率很高，如：异或、移位、置换、换、S S盒代替、模乘盒代替、模乘/加运算、反馈移位运算等，因此，我们应该在可重构密码处加运算、反馈移位运算等，因此，我们应该在可重构密码处理单元中设置相应类型的密码运算模块，这样，将显著提高一些常用
22、密码算法的理单元中设置相应类型的密码运算模块，这样，将显著提高一些常用密码算法的运算速度。运算速度。同时，为了提供足够的灵活性和适应性，可重构密码处理单元还应该包同时，为了提供足够的灵活性和适应性，可重构密码处理单元还应该包括一些通用计算模块，如算术逻辑单元等，以便处理那些特殊的、使用频括一些通用计算模块，如算术逻辑单元等，以便处理那些特殊的、使用频率不高的密码运算。率不高的密码运算。另外，为了进一步提高可重构密码处理单元的性能，往往可以设置多个同一类型另外，为了进一步提高可重构密码处理单元的性能，往往可以设置多个同一类型的密码运算模块，以便增加计算的并行性。的密码运算模块，以便增加计算的并行
23、性。基于上述考虑，我们确定了可重构密码处理单元的组成方案，见表基于上述考虑，我们确定了可重构密码处理单元的组成方案，见表2 2。现在学习的是第21页，共53页表表2 2：可重构密码处理单元所包括的基本模块的名称、功能和数量：可重构密码处理单元所包括的基本模块的名称、功能和数量序号序号名称名称功能功能数量数量1 11616位异或运算器位异或运算器实现实现1616位数据的逐位异或运算。位数据的逐位异或运算。4 42 22828位循环左移模块位循环左移模块能对能对2828位数据进行循环左移位数据进行循环左移1 1位或位或2 2位的操作。位的操作。2 23 33232位移位模块位移位模块能对能对323
24、2位数据进行逻辑左移、逻辑右移、循环左移、循环右移任意位数据进行逻辑左移、逻辑右移、循环左移、循环右移任意n(n32)n(n32)位的操作。位的操作。1 14 4128128位移位模块位移位模块能对能对128128位数据进行逻辑左移、逻辑右移、循环左移、循环右移任意位数据进行逻辑左移、逻辑右移、循环左移、循环右移任意n(n128)n(n128)位的操作。位的操作。1 15 53232*3232置换模块置换模块能够实现能够实现3232位输入到位输入到3232位输出的任意的置换。位输出的任意的置换。2 26 66464*3232置换模块置换模块能够实现能够实现6464位输入到位输入到3232位输出
25、的任意的置换。位输出的任意的置换。1 17 76464*6464置换模块置换模块能够实现能够实现6464位输入到位输入到6464位输出的任意的置换。位输出的任意的置换。2 28 88 8*8 S8 S盒模块盒模块能够实现能够实现8 8位输入到位输入到8 8位输出的任意的变换。位输出的任意的变换。8 89 93232位线性反馈移位寄存器位线性反馈移位寄存器级数在级数在2 23232之间可变，反馈抽头数在之间可变，反馈抽头数在2 26 6之间可变，每个反馈抽头可之间可变，每个反馈抽头可以选择以选择3232个寄存器的任意一个，能够实现个寄存器的任意一个，能够实现2 26 6个反馈抽头的任意的线性个反
26、馈抽头的任意的线性反馈函数。反馈函数。3 310101616位逻辑运算模块位逻辑运算模块实现实现1616位数据的与、或、非逻辑运算。位数据的与、或、非逻辑运算。1 111111616位比较模块位比较模块实现实现1616位数据的比较运算。位数据的比较运算。1 11212模模2 21616加法器加法器实现实现1616位模位模2 21616加法和减法。加法和减法。2 21313模模2 21616+1+1乘法器乘法器实现实现1616位模位模2 21616+1+1乘法。乘法。2 21414模模2 21616+1+1乘法逆模块乘法逆模块求求1616位整数的模位整数的模2 21616+1+1乘法逆。乘法逆。
27、1 11515模模2 23232乘法器乘法器实现实现3232位模位模2 23232乘法。乘法。1 116168 8位模多项式乘法器位模多项式乘法器能够实现能够实现GF(2GF(28 8)上的多项式的模乘运算，其中模多项式是可变的。上的多项式的模乘运算，其中模多项式是可变的。8 817171616*1616寄存器堆寄存器堆保存工作子密钥和中间结果，由保存工作子密钥和中间结果，由1616个个1616位的寄存器组成。位的寄存器组成。8 818181616位内部数据总线位内部数据总线 用于各个模块之间的数据传输。用于各个模块之间的数据传输。8 819196464位输入寄存器位输入寄存器暂存待加暂存待加
28、/解密数据或者种子密钥。解密数据或者种子密钥。1 12020128128位结果寄存器位结果寄存器保存加保存加/解密结果数据。解密结果数据。1 1现在学习的是第22页，共53页SHIFT32SF1:0DIRSB4:0D31:0Q31:0CLKRSTEN现在学习的是第23页，共53页D31:0Q31:0PMT32CONT159:0CLKRSTWR_ENEN现在学习的是第24页，共53页D7:0Q7:0CONT127:0CLKRSTW_ADDRENSBOXW_EN现在学习的是第25页，共53页D31:0Q31:0CONT33:0CLKRSTW_ENLFSREGOPLOAD现在学习的是第26页，共53
29、页Q15:0CLKRSTW_ENW_ADDR3:0R_ENR_ADDR3:0REGFILED15:0现在学习的是第27页，共53页现在学习的是第28页，共53页现在学习的是第29页，共53页 现在学习的是第30页，共53页OPABOPOPOPAYBAYBand2*32or2*32SSA1 A0Ymux2*32A1 A0Ymux2*32零判断零判断ZSasbsubCVsNVCOP00 AND01 OR10 ADD11 SUB现在学习的是第31页，共53页module ALU(op,a,b,s,n,v,c,z);input 1:0 op;input 31:0 a,b;output 31:0 s;o
30、utput n,v,c,z;wire 31:0 d,e,f,s1;assign d=a&b;assign e=a|b;mux21_32 u0(f,d,e,op0);add u2(a,b,op0,s1,c,v,n);mux21_32 u1(s,f,s1,op1);assign z=(|s);endmodule 现在学习的是第32页，共53页timescale 1ns/1nsmodule ALUtest;reg clk;reg 1:0op;reg 31:0a,b;wire 31:0s;wire n,v,c,z;/op=00 AND;op=01 OR;op=10 ADD;op=11 SUB;ALU
31、A(op,a,b,s,n,v,c,z);initial clk=1;/clock generationalways#50 clk=clk;initial begin#20 a=32b0100_0101_0100_0000_0010_0010_0101_0001;b=32b1010_0101_0010_0000_0100_0010_0011_0010;op=2b00;#100 a=32b0100_0101_0100_0000_0010_0010_0101_0001;b=32b1010_0101_0010_0000_0100_0010_0011_0010;op=2b01;#100 a=32b010
32、0_0101_0100_0000_0010_0010_0101_0001;b=32b1010_0101_0010_0000_0100_0010_0011_0010;op=2b10;#100 a=32b0100_0101_0100_0000_0010_0010_0101_0001;b=32b1010_0101_0010_0000_0100_0010_0011_0010;op=2b11;#100 a=32b0111_1011_1101_1110_1111_1111_1111_1111;b=32b0111_1011_1101_1110_1111_1111_1111_1111;op=2b11;#100
33、 a=32d15;b=32d9;op=2b11;#100 a=32d9;b=32d15;op=2b11;#100$stop;endendmodule 现在学习的是第33页，共53页现在学习的是第34页，共53页现在学习的是第35页，共53页现在学习的是第36页，共53页现在学习的是第37页，共53页现在学习的是第38页，共53页例子：可重构密码协处理器综合后的例子：可重构密码协处理器综合后的功能与性能指标功能与性能指标 可重构密码协处理器的最终实现形式是可重构密码协处理器的最终实现形式是ASICASIC芯片，其性能和规模与芯片，其性能和规模与生产工艺和厂家库有关。我们选用业界权威的综合优化工具
34、生产工艺和厂家库有关。我们选用业界权威的综合优化工具SynopsysSynopsys公司的公司的Design CompilerDesign Compiler，基于，基于TSMC 0.25uTSMC 0.25u工艺库在最坏工艺库在最坏情况下对可重构密码协处理器的性能和规模进行了评估，结果表明可情况下对可重构密码协处理器的性能和规模进行了评估，结果表明可重构密码协处理器的工作时钟频率可以达到重构密码协处理器的工作时钟频率可以达到111Mhz111Mhz、规模约为、规模约为8 8平方平方毫米毫米(若折合为门数，则大约相当于若折合为门数，则大约相当于279792279792门门)。由此可以估算出在。由
35、此可以估算出在可重构密码协处理器上实现的一些典型的密码算法的加可重构密码协处理器上实现的一些典型的密码算法的加/解密速度，解密速度，详见下表。详见下表。现在学习的是第39页，共53页可重构密码协处理器功能与性能指标（续一）可重构密码协处理器功能与性能指标（续一）密码算法密码算法加密速度加密速度(位位/秒秒)解密速度解密速度(位位/秒秒)DESDES8.368.36*10107 78.368.36*10107 7IDEAIDEA8.368.36*10107 78.368.36*10107 7AESAES7.217.21*10107 76.736.73*10107 7GiffordGifford1
36、.711.71*10108 81.711.71*10108 8GeffeGeffe1.11.1*10108 81.11.1*10108 8现在学习的是第40页，共53页可重构密码协处理器功能与性能指标（续二）可重构密码协处理器功能与性能指标（续二）具体地说可重构密码协处理器支持的操作及其时序要求如下：具体地说可重构密码协处理器支持的操作及其时序要求如下：（1 1）支持系统复位操作，复位后所有内部寄存器立即被置为）支持系统复位操作，复位后所有内部寄存器立即被置为0 0。（2 2）支持指令条数寄存器装载操作，）支持指令条数寄存器装载操作，2 2个时钟周期完成。个时钟周期完成。（3 3）支持程序装载
37、操作，每个时钟周期装载）支持程序装载操作，每个时钟周期装载1 1个字节。个字节。（4 4）支持密钥）支持密钥/数据装载操作，每个周期装载数据装载操作，每个周期装载1 1个字节。个字节。（5 5）支持程序执行操作，给出触发信号后，程序自动执行。）支持程序执行操作，给出触发信号后，程序自动执行。（6 6）支持结果传输操作，每个时钟周期传输）支持结果传输操作，每个时钟周期传输1 1个字节。个字节。（7 7）支持）支持6464位输入寄存器写操作，位输入寄存器写操作，1 1个周期完成。个周期完成。（8 8）支持）支持128128位结果寄存器写操作，位结果寄存器写操作，1 1个周期完成。个周期完成。（9
38、9）支持）支持8 8个个1616*1616寄存器堆写操作并行执行，寄存器堆写操作并行执行，1 1个周期完成。个周期完成。现在学习的是第41页，共53页可重构密码协处理器功能与性能指标（续三）可重构密码协处理器功能与性能指标（续三）（1010）支持）支持8 8个个1616*1616寄存器堆读操作并行执行，寄存器堆读操作并行执行，1 1个周期完成。个周期完成。（1111）支持）支持4 4个个1616位异或操作并行执行，位异或操作并行执行，1 1个时钟周期完成。个时钟周期完成。（1212）支持）支持2 2个个2828位循环左移操作并行执行，位循环左移操作并行执行，1 1个时钟周期完成。个时钟周期完成
39、。（1313）支持）支持3232位移位操作，位移位操作，1 1个时钟周期完成。个时钟周期完成。（1414）支持）支持128128位移位操作，位移位操作，1 1个时钟周期完成。个时钟周期完成。（1515）支持）支持2 2个个3232*3232置换操作并行执行，置换操作并行执行，1 1个时钟周期完成。个时钟周期完成。（1616）支持）支持6464*3232置换操作，置换操作，1 1个时钟周期完成。个时钟周期完成。（1717）支持）支持2 2个个6464*6464置换操作并行执行，置换操作并行执行，1 1个时钟周期完成。个时钟周期完成。（1818）支持）支持8 8个个8 8*8 S8 S盒代替操作并
40、行执行，盒代替操作并行执行，1 1个时钟周期完成。个时钟周期完成。（1919）支持）支持3 3个个3232位线性反馈移位操作并行执行，位线性反馈移位操作并行执行，1 1个时钟周期完成。个时钟周期完成。现在学习的是第42页，共53页可重构密码协处理器功能与性能指标（续四）可重构密码协处理器功能与性能指标（续四）（2020）支持）支持1616位逻辑运算操作，位逻辑运算操作，1 1个时钟周期完成。个时钟周期完成。（2121）支持）支持1616位比较操作，位比较操作，1 1个时钟周期完成。个时钟周期完成。（2222）支持）支持2 2个模个模2 21616加法加法/减法操作并行执行，减法操作并行执行，1
41、 1个时钟周期完成。个时钟周期完成。（2323）支持）支持2 2个模个模2 21616+1+1乘法操作并行执行，乘法操作并行执行，2 2个时钟周期完成。个时钟周期完成。（2424）支持模）支持模2 21616+1+1乘法逆操作，最多需要乘法逆操作，最多需要400400个时钟周期完成。个时钟周期完成。（2525）支持模）支持模2 23232乘法操作，乘法操作，2 2个时钟周期完成。个时钟周期完成。（2626）支持）支持8 8个个8 8位模多项式乘法操作并行执行，位模多项式乘法操作并行执行，1 1个时钟周期完成。个时钟周期完成。（2727）支持配置操作，每个周期可以配置）支持配置操作，每个周期可以配置128-192bit128-192bit。（2828）支持程序跳转操作，）支持程序跳转操作，2 2个周期完成。个周期完成。（2929）支持停机操作，）支持停机操作，1 1个周期完成。个周期完成。现在学习的是第43页，共53页现在学习的是第44页，共53页现在学习的是第45页，共53页现在学习的是第46页，共53页现在学习的是第47页，共53页现在学习的是第48页，共53页现在学习的是第49页，共53页现在学习的是第50页，共53页现在学习的是第51页，共53页现在学习的是第52页，共53页现在学习的是第53页，共53页