《2022年2022年计算机学科专业基础综合组成原理- 2.pdf》由会员分享，可在线阅读，更多相关《2022年2022年计算机学科专业基础综合组成原理- 2.pdf（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、计算机学科专业基础综合组成原理-6(总分：100.01，做题时间：90 分钟)一、单项选择题(总题数：33，分数：70.00)1.CPU中跟踪下一条要执行的指令地址的是_。A.主存地址寄存器B.程序计数器C.指令寄存器D.状态标志寄存器程序计数器中存放的是下一条指令的入口地址。2.CPU的主要功能中，不包括_。A.发出中断请求B.指令控制C.时间控制D.实现算术运算和逻辑运算 CPU包括控制器和运算器两部分，控制器的主要作用有指令控制、时间控制、操作控制、数据加工；运算器的主要功能是实现算术运算和逻辑运算；发出中断请求的设备是I/O，CPU不能发出中断请求。3.以下说法中，错误的是_。A.指令
2、执行过程中的第一步就是取指令操作B.为了进行取指令操作，控制器需要得到相应的指令C.取指令操作是控制器自动进行的D.在指令长度相同的情况下，所有取指令的操作都是相同的取指令操作完成的任务是将当前指令从主存中取出来并送至指令寄存器中去。这是指令运行过程中的第一步，与具体指令无关。取指令操作是控制器自动进行的，是控制器固有的功能。只要指令的长度相同，取指令的操作就都是相同的。一条指令的运行过程可以分为3 个阶段：取指令阶段、分析取数阶段和执行指令阶段。其中取指令阶段的操作对任何一条指令来说都是必须要执行的操作，所以称为公共操作。完成取指阶段任务的时间称为取指周期。如果指令长度不相同，长指令的取指令
3、操作将要比短指令复杂。4.超标量流水线技术通过_来提高指令的并行性。A.缩短原来流水线的处理器周期B.在每个时钟周期内并发多条指令C.把多条能并行执行的指令组合成一条具有多个操作码字段的指令D.把指令分配到多核CPU的不同内核上执行5.和具有 m个并行部件的处理器相比，一个m段流水线 _。A.具备同等水平的吞吐能力B.不具备同等水平的吞吐能力C.后者的吞吐能力大于前者的吞吐能力D.后者的吞吐能力小于前者的吞吐能力6.存微程序控制方式中，机器指令和微指令的关系是_。A.每一条机器指令由一条微指令来解释执行B.每一条机器指令由一段(或一个)微程序来解释执行C.一段机器指令组成的工作程序可由一条微指
4、令来解释执行D.一条微指令由若干条机器指令组成在微程序控制方式中，控制部件通过控制总线向执行部件发出的各种控制命令称为微命令。在一个 CPU周期中，一组实现一定功能的微命令的组合构成一条微指令，有序的微指令序列构成一段微程序。微程序的作用是实现一条对应的机器指令，即每一条机器指令是由一段(或一个)微程序来解释并执行的。7.在微程序控制中，把操作控制信号编成_。A.微指令名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 6 页 -B.微地址C.操作码D.程序8.微地址是指微指令_。A.在主存的存储位置B.在堆栈的存储位置C.在磁盘的存储位置D.在控制存储器的存储位置一条机器指令的功能
5、通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。9.CPU内通用寄存器的长度取决于_。A.存储器容量B.机器字长C.指令长度D.CPU功能10.中央处理器指 _。A.运算器B.控制器C.运算器和控制器D.运算器、控制器和主存储器11.在控制器中，必须有一个部件能提供指令在内存中的地址，服务于读取指令，并接收下条将被执行的指令的地址，这个部件是_。A.指令寄存器B.程序计数器C.地址寄存器D.地址译码器12.在计算机系统中，表征系统运行状态的部件是_。A.指令寄存器B.指令译码器C.程序状态寄存器D.地址译码器13.程序计数器的位数取决于_
6、，指令奇存器的位数取决于A.机器字长，存储器的容量B.存储器的容量，指令字长C.指令字长，存储器的容量D.地址总线宽度，存储器容量14.指令译码器对 _进行译码。A.整条指令B.指令中的操作码字段C.指令的地址D.指令的操作数字段15.计算机操作的最小时间单位是_。A.时钟周期B.指令周期C.CPU周期D.微指令周期16.微指令是指 _。A.一段机器指令B.一条语句指令名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 6 页 -C.一个微指令字D.一条伪指令17.微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。通常采用的一种方法是断定方式，其基本思想是_。A.用程
7、序计数器PC来产生后继微指令地址B.用微程序计数器 PC来产生后继微指令地址C.通过由设计者指定的微指令顺序控制字段或者由设计者指定的判别字段控制产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址程序18.机器指令代码中的地址字段作用是存取数据，微指令代码中的地址字段的作用是_。A.确定执行顺序B.存取地C.存取数据D.存取指令19.组合逻辑控制器，微操作信号的形成主要与_信号有关。A.指令操作码和地址码B.指令译码信号和时钟C.操作码和条件码D.状态信号和条件20.某寄存器中的信息有时是地址，有时是数据，这只有计算机的_才能识别它。A.译码器B.判断程序C.指令D.时序
8、信号21.微程序存放在 _中。A.控制存储器B.RAM C.指令寄存器D.内存储器22.同步控制是 _。A.只适用于 CPU控制的方式B.有统一时序信号控制的方式C.所有指令执行时间都相同的方式D.没有统一时序信号控制的方式23.异步控制常用于 _。A.CPU访问外围设备时B.微程序控制器中C.CPU的内部控制中D.主存的内部控制中24.在微程序控制器中，微程序的入口地址是由_形成的。A.机器指令的地址码字段B.微指令的微地址码字段C.机器指令的操作码字段D.微指令的微操作码字段25.在计算机中，存放微指令的控制存储器属于_。A.外存B.高速缓存C.内存储器D.CPU 26.关于微指令的编码方
9、式，下面叙述中正确的是_。名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 6 页 -A.水平编码法和垂直编码法不影响微指令的长度B.一般情况下，直接表示法的微指令位数多C.一般情况下，最短编码法的微指令位数多D.以上说法都不对27.下列叙述中正确的是_。A.同一个 CPU周期中，可以并行执行的操作称为相容性微操作B.同一个 CPU周期中，不可以并行执行的操作称为相容性微操作C.同一个 CPU周期中，可以并行执行的操作称为相斥性微操作D.同一个 CPU周期中，不可以并行执行的操作称为相容性微操作28.下列不属于微指令结构设计所追求的目标是_。A.提高微程序的执行速度B.提高微程序设
10、计的灵活性C.缩短微指令的长度D.增大控制存储器的容量29.CPU的读/写控制信号的作用是_。A.决定数据总线上的数据流方向B.控制存储器操作的读/写类型C.控制流入、流出存储器信息的方向D.以上都是30.Inter Pentium是_位的微处理器。A.32 B.48 C.64 D.16 31.多媒体 CPU是指_。A.以时间并行性原理构造的处理器B.带有 MMX 技术的处理器C.采用精简指令系统的处理器D.采用复杂指令系统的处理器在高速计算机中，广泛采用指令流水线技术。在指令流水线技术中，可以将指令的执行分为取指令、分析指令和执行指令三个阶段。不同指令的不同阶段可以_执行，各个阶段的执行日寸
11、间最好_，否则在流水线运行时，每个阶段的执行时间应取_。（分数：6.00）A.顺序B.重叠C.循环D.并行A.是 1 个时钟周期B.是 2 个时钟周期C.相等D.不等A.3 个执行阶段的时间之和B.3 个执行阶段时间的平均值C.3 个执行阶段时间的最小值D.3 个执行阶段时间的最大值32.关于多核处理器，下面叙述正确的为_。A.一般指多芯片单处理器B.对外呈现为一个统一工作的多核处理器C.维持核间通信技术为主要技术之一D.核间 Cache通信技术为主要技术之一名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 6 页 -二、综合应用题(总题数：2，分数：30.00)微机 A和 B采用
12、不同频率的CPU芯片，片内逻辑电路完全相同。（分数：12.51）(1).若 A 机的 CPU主频为 8MHz，B机为 12MHz，则 A机的 CPU主振周期为多少?（分数：4.17）_ A机 CPU主频为 8MHz，所以 A机的 CPU主振周期=1/8MHz=0.125s。(2).如 A 机的平均指令执行速度为0.4MIPS，那么 A机的平均指令周期为多少?（分数：4.17）_ 因为 A机的平均指令执行速度为0.4MIPS，所以 A机的平均指令周期=I/0.4MIPS=2.5s。(3).B机的平均指令执行速度为多少?（分数：4.17）_ 因为 A机的平均指令周期包含2.5 s/0.125 s=
13、20 个主振周期。而微机 A和 B片内逻辑电路完全相同，所以 B 机的平均指令周期也包含20 个主振周期。由于 B机的 CPU主频为 12MHz，所以 B机的 CPU主振周期=1/12 s。B机的平均指令周期=201/12 s=5/3 s。B机的平均指令执行速度=3/5MIPS=0.6MIPS。下图为某计算机主机示意图，各部分之间的连线表示数据通路，数据传送方向如箭头所示：（分数：17.50）(1).给出图中寄存器A、B、C、D的名称。（分数：3.50）_ 图中：A为主存数据寄存器MDR；B为主存地址寄存器MAR；C为指令寄存器IR；D为程序计数器PC。(2).简述取指令的数据通路。（分数：3
14、.50）_ 取指令的数据通路为：DRM AC(3).简述取数指令LOAD X的数据通路(完成功能(X)AC，其中 X为主存地址，由指令的地址码字段给出)。（分数：3.50）_ 取数指令 LOAD X的功能是将指令地址码字段指出的主存单元的内容读到累加器AC中。由于该机中数据寄存器 MAR 与 AC无直接通路，故由图可知，需要经过ALU来实现数据传送。取指阶段的数据通路同(1)，执行阶段的数据通路为：C(或 A)BM AALU AC(4).简述存数指令STORE X的数据通路(完成功能(AC)X，其中 X为主存地址，由指令的地址码字段给出)。（分数：3.50）_ 存数指令 sTORE x的数据通路取指阶段同(2)，执行阶段为：C(或 A)BM AC AM(5).简述加法指令ADD X的数据通路(完成功能(X)+(AC)AC，其中 X为主存地址，由指令的地址码字段给出)。（分数：3.50）_ 加法指令 ADD X的数据通路取指阶段同(2)，执行阶段为：C(或 A)BM AALU AC AC 名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 6 页 -名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 6 页 -