《2022年2022年计算机组成原理习题 2.pdf》由会员分享，可在线阅读，更多相关《2022年2022年计算机组成原理习题 2.pdf（3页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、12、某机器中，已知配有一个地址空间为0000H3FFFH的 ROM 区域。现在再用一个RAM 芯片（8K8）形成 40K16 位的 RAM 区域，起始地为6000H。假设 RAM 芯片有和信号控制端。CPU的地址总线为A15A0，数据总线为 D15D0 ，控制信号为WR（读/写）、MREQ（访存），要求：画出地址译码方案。将ROM与 RAM 同 CPU连接。12、解：地址译码方案：00003FFF：ROM 16K 40005FFF：空闲 8K 6000FFFF：RAM 40K ROM 与 RAM 同 CPU连接图如图3-4-1 所示。74138Y0Y1Y3Y7A15A13A12A0D15D0
2、D15D8D7D0D15D8D7D08Kx16ROM8Kx16ROMMREQR/W8Kx8RAM(1)8Kx 8RAM(2)8Kx8RAM(9)8Kx8RAM(10)CPUCSCSCSCSCSCS5、某计算机主存8M字节，分成4096 个主存块，Cache有 64K 字节，采用直接映射方式。请问：Cache 有多少个字块？Cache 的字块内地址为多少位?Cache 的字块地址为多少位?解析：假设主存按字节编址，则：每字块大小为：8MB/4096=2K字节，故 Cache 有 64KB/2KB=32个字块。由于每字块大小为2KB，故 Cache的字块内地址为11 位。因为采用直接映射技术，Ca
3、che共有 32 个字块，故Cache 的字块地址为5 位。6、一个组相联高速缓存由64个字块组成，每个字块有256 字，分为 8 组，主存有4096 个字块。请问：主存地址有多少位？主存地址的划分如何？即：标志字段、组字段和块内地址字段各有多少位？名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 3 页 -解析：主存容量为4096 块 x256 字=220字，故主存地址为20 位。Cache 容量为 64 块 x256 字=8 组 x 8 字块/组 x 256 字/字块。主存容量按每8 个字块对于Cache的 8 组，共有 4096/8=512=29个组群即：220字=29组群
4、x 23块/组群 x 28字/块因此，主存地址划分：标志位为9 位，组号为3 位，字块内地址为8 位。所以，Cache的每个字块的标志位有9 位。7、某计算机有64K 字节的主存和4K字节的 Cache，Cache每组 4 字块，每字块64 字节。存储系统按组相联方式工作。请问：主存地址的标志字段、组字段和块内地址字段各有多少位？若 Cache原来是空的，CPU依次从 0 号地址单元顺序访问到4344 号单元，采用LRU替换算法。若访问Cache的时间为 20ns，访问主存的时间为200ns，试估计 CPU访存的平均时间。解析：假设按字节编址 Cache 容量为：4KB=16组 x 4字块/组
5、 x 64B/字块主存容量为：64KB=64 组群 x 16块/组群 x 64B/字块主存地址为16 位，划分为标志位：6 位，组号：4 位，块内地址：6 位所以，Cache的每个字块的标志位有6 位。因为每块为64 字节，4345/64=67.89，67x64=4288，所以 04344 单元应对应前68 块(第 0 到第 67 块)，即处理器访问过程是对前68 块连续访问。Cache共有 64 个字块，分成16 组，每组 4 个字块（槽）。图中列方向是 Cache的 16 组，行方向是每组的4 个槽。根据组相联映射方式的特点，Cache字块（槽）和主存块之间的映射关系如表3-2-1 所示。
6、表 3-2-1 Cache映射关系0 槽1 槽2 槽3 槽0 组0/64 16 32 48 1 组1/65 17 33 49 2 组2/66 18 34 50 3 组3/67 19 35 51 4 组4 20 36 52 15 组15 31 47 63 主存的第 0 块到第 15 块分别对应Cache的第 0 组到第 15 组，可以放在对应组的任意一块(槽)中，假定按顺序存放在第0 槽；主存的第 16 块到第 31 块也分别对应Cache的第 0 组到第 15 组，放到第 1 槽中；同理，主存的第 32 块到第 47 块分别放到Cache的第 0 组到第 15 组的第 2 槽中，主存的第 48
7、 块到第 63 块分别放到 Cache的第 0 组到第 15 组的第 3 槽中。这样，第 0 到第 63 块都是没有冲突的，每块都是第一次在Cache中没有找到，然后把这一块调到Cache对应组的某一块中，使得以后每次都能在Cache中找到。因此，每一块只有第一字未命中，其余都命中。主存的第 64 块到第 67 块分别对应Cache的第 0 组到第 3 组，此时，这4 组的 4 个槽都已经满了，所以要选择一个字块淘汰出来，因为是采用LRU算法，所以，分别将最近最少用的第0 块到第 3 块从第 0 槽中替名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 3 页 -换出来。再把第64
8、块到第 67块分别放到Cache 中，每块也都是第一次在Cache中没有找到，调入后，以后每次都能在Cache中找到。因此，每一块只有第一字未命中，其余都命中。所以，总访存次数是4345 次，未命中次数68 次。命中率 p=（4345-68)/4345=98.43%平均访存时间 ta=20p+200 x(1-p)=19.69+3.14=22.83ns 2、一台有 3 个盘片的磁盘组，共有4 个记录面，转速为7200/分，盘面有效记录区域外径为30cm，内径为 20cm，记录位密度为110 位/mm，磁道密度为8 道/mm，磁道分 16 个扇区，每扇区512 字节，设磁头移动速度为2m/s。（1
9、）计算盘组的非格式化容量和格式化容量。（2）计算该磁盘的数据传输率，平均寻道时间和平均旋转等待时间。（3）若一个文件超出一个磁道的容量，余下部分是存于同一个盘面还是存于同一柱面上？并给出一个合理的磁盘地址方案。解析：（1）每个记录面共有磁道数为：（3020）/2）108400 道非格式化容量（3.142001104004）/8=13816000 B 格式化容量 51216400413107200 B（2）数据传输率 51216（7200/60）983040 B/s，平均寻道时间半径/磁头移动速度 /2 0.025s，平均旋转等待时间磁盘旋转一周时间/2 4.2ms（3）存于同一柱面。磁盘地址：
10、（台号，柱面号，磁头号，扇区号）12、某机器中，已知配有一个地址空间为0000H 3FFFH的 ROM 区域。现在再用一个RAM 芯片（8K8）形成 40K 16位的 RAM区域，起始地为6000H。假设 RAM 芯片有和信号控制端。CPU的地址总线为A15A0，数据总线为 D15D0 ，控制信号为WR（读/写）、MREQ（访存），要求：画出地址译码方案。将ROM 与 RAM 同 CPU 连接。12、解：地址译码方案：00003FFF：ROM 16K 40005FFF：空闲 8K 6000FFFF：RAM 40K 74138Y0Y1Y3Y7A15A13A12A0D15D0D15D8D7D0D15D8D7D08Kx16ROM8Kx16ROMMREQR/W8Kx8RAM(1)8Kx 8RAM(2)8Kx8RAM(9)8Kx8RAM(10)CPUCSCSCSCSCSCS名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 3 页 -