《计算机组成原理期末试卷及答案 .pdf》由会员分享，可在线阅读，更多相关《计算机组成原理期末试卷及答案 .pdf（36页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、计算机组成原理期末试卷及答案1/36 本科生期末试卷一一选择题(每小题 1 分，共 10 分)1计算机系统中的存贮器系统是指_。A RAM 存贮器B ROM 存贮器C 主存贮器D cache、主存贮器和外存贮器2某机字长32 位，其中1 位符号位，31 位表示尾数。若用定点小数表示，则最大正小数为_。A+（1 2-32）B+（1 2-31）C 2-32D 2-313算术/逻辑运算单元74181ALU 可完成 _。A 16 种算术运算功能B 16 种逻辑运算功能C 16 种算术运算功能和16 种逻辑运算功能D 4 位乘法运算和除法运算功能4存储单元是指_。A 存放一个二进制信息位的存贮元B 存放
2、一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；5相联存贮器是按_进行寻址的存贮器。A 地址方式B 堆栈方式C 内容指定方式D 地址方式与堆栈方式6变址寻址方式中，操作数的有效地址等于_。A 基值寄存器内容加上形式地址（位移量）B 堆栈指示器内容加上形式地址（位移量）C 变址寄存器内容加上形式地址（位移量）D 程序记数器内容加上形式地址（位移量）7以下叙述中正确描述的句子是：_。A 同一个 CPU 周期中，可以并行执行的微操作叫相容性微操作B 同一个 CPU 周期中，不可以并行执行的微操作叫相容性微操作C 同一个 CPU 周期中，可以并行执行的微操作
3、叫相斥性微操作D 同一个 CPU 周期中，不可以并行执行的微操作叫相斥性微操作8计算机使用总线结构的主要优点是便于实现积木化，同时_。A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了 CPU 的工作量9带有处理器的设备一般称为_设备。A 智能化B 交互式C 远程通信D 过程控制10.某中断系统中，每抽取一个输入数据就要中断CPU 一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X 秒。另一方面，缓冲区内每存储N 个数据，主程序就将其取出进行处理，这种处理需要Y 秒，因此该系统可以跟踪到每名师资料总结-精品资料欢迎下载-名师精心整理-第
4、1 页，共 36 页 -计算机组成原理期末试卷及答案2/36 秒_次中断请求。AN/（NX+Y）B.N/（X+Y）N C.min1/X,1/Y D.max1/X,1/Y 二填空题（每小题 3 分，共 15 分）1存储 A._并按 B._顺序执行，这是C._型计算机的工作原理。2移码表示法主要用于表示A._数的阶码E，以利于比较两个B._的大小和C._操作。3闪速存储器能提供高性能、低功耗、高可靠性及A._能力，为现有的B._体系结构带来巨大变化，因此作为C._用于便携式电脑中。4微程序设计技术是利用A._方法设计B._的一门技术。具有规整性、可维护性、C._等一系列优点。5衡量总线性能的重要指
5、标是A._，它定义为总线本身所能达到的最高B._。PCI 总线的带宽可达C._。三.（10 分）设机器字长32 位，定点表示，尾数31 位，数符 1 位，问：（1）定点原码整数表示时，最大正数是多少？最小负数是多少？（2）定点原码小数表示时，最大正数是多少？最小负数是多少？四（9 分）设存储器容量为32 字，字长64 位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns,数据总线宽度为64 位，总线周期=50ns.问顺序存储器和交叉存储器的带宽各是多少？五（9 分）指令格式如下所示，OP 为操作码字段，试分析指令格式特点。31 26 22 18 17 16 15 0 OP
6、 源寄存器变址寄存器偏移量六（9分）已知某机采用微程序控制方式，其控制存储器容量为51248（位），微程序在整个控制存储器中实现转移，可控制的条件共4 个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：操作控制顺序控制（1）微指令中的三个字段分别应多少位？（2）画出对应这种微指令格式的微程序控制器逻辑框图。七（9 分）画出PCI 总线结构图，说明三种桥的功能。八（9 分）某机用于生产过程中的温度数据采集，每个采集器含有8 位数据缓冲寄存器一个，比较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”的信号，如图 B1.1 所示。主机采用外设单独编址，四个采集器公用一个设备码
7、，共用一微命令字段判别测试字段下地址字段名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 36 页 -计算机组成原理期末试卷及答案3/36 个接口，允许采用两种方式访问：（1）定期巡回检测方式，主机可编程指定访问该设备中的某一采集器。（2）中断方式，当采集温度比给定范围过底或过高时能提出随机中断请求，主机应能判别是哪一个采集器请求，是温度过低或过高。请拟定该接口中有哪些主要部件（不要求画出完整的连线图），并概略说明在两种方式下的工作原理。图 B1.1 九（10 分）机动题十（10 分）机动题名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 36 页 -计算机组成原理期末
8、试卷及答案4/36 本科生期末试卷一答案一选择题1.D 2.B 3.C 4.B 5.C 6.C 7.A、D 8.C 9.A 10.A二填空题1.A.程序B.地址C.冯诺依曼2.A.浮点B.指数C.对阶3.A.瞬时启动B.存储器C.固态盘4.A.软件B.操作控制C.灵活性5.A.总线带宽B.传输速率C.264MB/S 三解：（1）定点原码整数表示：最大正数：数值=（231 1）10最小负数：数值=-（231 1）10（2）定点原码小数表示：最大正数值=（1 2-31）10最小负数值=-（1 2-31）10四解：信息总量：q=64 位 4=256 位顺序存储器和交叉存储器读出4 个字的时间分别是：
9、t2=m T=4200ns=8 10 7(s)t1=T+(m 1)=200+3 50=3.5 10 7(s)顺序存储器带宽是：W1=q/t2=32 107（位/S）交叉存储器带宽是：W2=q/t1=73 107（位/S）五解：（1）操作码字段为6 位，可指定26=64 种操作，即64 条指令。（2）单字长（32）二地址指令。（3）一个操作数在源寄存器（共16 个），另一个操作数在存储器中（由变址寄存器内容+偏移量决定），所以是RS 型指令。（4）这种指令结构用于访问存储器。六解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有4 个转移条件，故该字段为4 位（如采用字段译码只需3 位）
10、，下地址字段为9 位，因此控制存储器容量为 512 个单元，微命令字段是（48 4-9）=35 位。（2）对应上述微指令格式的微程序控制器逻辑框图如B1.2 如下：其中微地址寄存器对应下地址字段，P 字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP 码，各状态条件以及判别测试字段所给的判别标志（某一位为1），转移逻辑输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。0 111 111 111 111 111 111 111 111 111 1111 1 111 111 111 111 111 111 111 111 111 11
11、11 名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 36 页 -计算机组成原理期末试卷及答案5/36 图 B1.2七解：PCI 总线结构框图如图B1.3 所示：图.B1.3 PCI 总线有三种桥，即HOST/PCI 桥（简称 HOST 桥），PCI/PCI 桥，PCI/LAGACY桥。在 PCI 总线体系结构中，桥起着重要作用：（1）它连接两条总线，使总线间相互通信。（2）桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。（3）利用桥可以实现总线间的猝发式传送。名师资料总结-精品资料欢迎下载-名师
12、精心整理-第 5 页，共 36 页 -计算机组成原理期末试卷及答案6/36 八解：数据采集接口方案设计如图B1.4 所示。现结合两种工作方式说明上述部件的工作。（1）定期巡检方式主机定期以输出指令DOA、设备码；（或传送指令）送出控制字到A 寄存器，其中用四位分别指定选中的缓冲寄存器（四个B 寄存器分别与四个采集器相应）。然后，主机以输入指令DIA、设备码；（或传送指令）取走数据。（2）中断方式比较结果形成状态字A，共 8 位，每二位表示一个采集器状态：00 正常，01 过低，10 过高。有任一处不正常（A中有一位以上为“1”）都将通过中断请求逻辑（内含请求触发器、屏蔽触发器）发出中断请求。中
13、断响应后，服务程序以DIA、设备码；或传送指令）取走状态字。可判明有几处采集数据越限、是过高或过低，从而转入相应处理。图 B1.4 九十名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 36 页 -计算机组成原理期末试卷及答案7/36 本科生期末试卷二一选择题（每小题1 分，共 10 分）1六七十年代，在美国的 _州，出现了一个地名叫硅谷。该地主要工业是_它也是 _的发源地。A 马萨诸塞，硅矿产地，通用计算机B 加利福尼亚，微电子工业，通用计算机C 加利福尼亚，硅生产基地，小型计算机和微处理机D 加利福尼亚，微电子工业，微处理机2若浮点数用补码表示，则判断运算结果是否为规格化数的方
14、法是_。A 阶符与数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数D 数符与尾数小数点后第一位数字相同为规格化数3定点16 位字长的字，采用2 的补码形式表示时,一个字所能表示的整数范围是_。A-215 +（215-1）B-（215 1）+（215 1）C-（215+1）+215 D-215 +215 4某 SRAM 芯片，存储容量为64K16 位，该芯片的地址线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，16。5交叉存贮器实质上是一种_存贮器，它能_执行 _独立的读写操作。A 模块式，并行，多个B 模块式串行，多个C
15、整体式，并行，一个D 整体式，串行，多个6用某个寄存器中操作数的寻址方式称为_寻址。A 直接B 间接C 寄存器直接D 寄存器间接7流水 CPU 是由一系列叫做“段”的处理线路所组成，和具有 m 个并行部件的CPU相比，一个m 段流水 CPU_。A 具备同等水平的吞吐能力B 不具备同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力D 吞吐能力小于前者的吞吐能力8描述 PCI 总线中基本概念不正确的句子是_。A HOST 总线不仅连接主存，还可以连接多个CPU B PCI 总线体系中有三种桥，它们都是PCI 设备C 以桥连接实现的PCI 总线结构不允许许多条总线并行工作D 桥的作用可使所有的存取都按
16、CPU 的需要出现在总线上9计算机的外围设备是指_。A 输入/输出设备B 外存储器C 远程通信设备D 除了 CPU 和内存以外的其它设备10中断向量地址是：_。A 子程序入口地址B 中断服务例行程序入口地址C 中断服务例行程序入口地址的指示器D 中断返回地址二.填空题（每题 3 分，共 15 分）1 为了运算器的A._，采用了 B._进位，C._乘除法和流水线等并行措施。2 相联存储器不按地址而是按A._ 访问的存储器，在 cache中用来存放B._，在虚拟存储器中用来存放C._。名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页，共 36 页 -计算机组成原理期末试卷及答案8/36 3
17、 硬布线控制器的设计方法是：先画出 A._流程图，再利用 B._写出综合逻辑表达式，然后用C._等器件实现。4 磁表面存储器主要技术指标有A._，B._，C._，和数据传输率。5 DMA 控制器按其A._结构，分为B._型和 C._型两种。三（9 分）求证：X补+Y 补=X+Y 补（mod 2）四（9 分）某计算机字长32 位，有 16 个通用寄存器，主存容量为1M 字，采用单字长二地址指令，共有64 条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。五（9 分）如图B2.1 表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8 个存贮单元。问：（1）
18、当 CPU 按虚拟地址1 去访问主存时，主存的实地址码是多少？（2）当 CPU 按虚拟地址2 去访问主存时，主存的实地址码是多少？（3）当 CPU 按虚拟地址3 去访问主存时，主存的实地址码是多少？页号该页在主存中的起始地址虚拟地址页号页内地址33 25 7 6 4 15 5 30 42000 38000 96000 60000 40000 80000 50000 70000 1 2 3 15 0324 7 0128 48 0516 图 B2.1 六（10 分）假设某计算机的运算器框图如图B2.2 所示，其中 ALU 为 16 位的加法器，SA、SB为 16 位暂存器，4 个通用寄存器由D 触
19、发器组成，Q 端输出，其读写控制如下表所示：读控制写控制R0 RA0RA1 选择WWA0WA1 选择1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不读出1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不写入名师资料总结-精品资料欢迎下载-名师精心整理-第 8 页，共 36 页 -计算机组成原理期末试卷及答案9/36 要求：（1）设计微指令格式。（2）画出 ADD，SUB 两条指令微程序流程图。七（9 分）画出单机系统中采用的三种总线结构。八（9 分）试推导磁盘存贮器读写一块信息所需总时间的公式。图 B2.2 九（10 分
20、）机动题十（10 分）机动题名师资料总结-精品资料欢迎下载-名师精心整理-第 9 页，共 36 页 -计算机组成原理期末试卷及答案10/36 本科生期末试卷二答案一选择题1.D 2.C 3.A 4.D 5.A 6.C 7.A 8.C 9.D 10.C 二填空题1.A.高速性B.先行C.阵列。2.A.内容B.行地址表C.页表和段表。3.A.指令周期B.布尔代数C.门电路、触发器或可编程逻辑。4.A.存储密度B.存储容量C.平均存取时间。5.A.组成结构B.选择C.多路。三解：（1）x 0,y 0,则 x+y 0 X补+Y 补=x+y=X+Y 补（mod 2）(2)x 0,y 0 或 x+y 0
21、时，2+(x+y)2，进位 2 必丢失，又因(x+y)0,所以X补+Y 补=x+y=X+Y 补（mod 2）当 x+y0 时，2+(x+y)2，又因(x+y)0,所以X补+Y 补=x+y=X+Y 补（mod 2）（3）x 0,则 x+y 0 或 x+y 0 这种情况和第2 种情况一样，把x 和 y 的位置对调即得证。（4）x 0,y 0,则 x+y 0 因为X补=2+x,Y 补=2+y 所以 X补+Y 补=2+x+2+y=2+（2+x+y）上式第二部分一定是小于2 大于 1 的数，进位2 必丢失，又因（x+y）ALU CLR P字段下址字段各字段意义如下：R 通用寄存器读命令W通用寄存器写命令
22、.RA0RA1读 R0R3的选择控制。WA0WA1写 R0R3的选择控制。LDSA打入 SA 的控制信号。LDSB打入 SB 的控制信号。SB-ALU 打开非反向三态门的控制信号。SB-ALU 打开反向三态门的控制信号，并使加法器最低位加1。CLR暂存器 SB 清零信号。一段微程序结束，转入取机器指令的控制信号。SB-ALU 名师资料总结-精品资料欢迎下载-名师精心整理-第 11 页，共 36 页 -计算机组成原理期末试卷及答案12/36（2）ADD、SUB 两条指令的微程序流程图见图B2.3 所示。七三种系统总线结构如图B2.4 所示，从上到下为单总线，双总线，三总线：名师资料总结-精品资料
23、欢迎下载-名师精心整理-第 12 页，共 36 页 -计算机组成原理期末试卷及答案13/36 图 B2.4 八解：设读写一块信息所需总时间为T，平均找到时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，则：T=TsTL Tm。假设磁盘以每秒r 转速率旋转，每条磁道容量为N 个字，则数据传输率=rN 个字/秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm（n/rN）秒的时间中传输完毕。TL是磁盘旋转半周的时间，TL=（1/2r）秒，由此可得：T=Ts1/2rn/rN 秒名师资料总结-精品资料欢迎下载-名师精心整理-第 13 页，共 36 页 -计算机组成原理期末试卷
24、及答案14/36 本科生期末试卷三一选择题（每小题 1 分，共 10 分）1冯诺依曼机工作的基本方式的特点是_。A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址2在机器数 _中，零的表示形式是唯一的。A 原码B 补码C 移码D 反码3在定点二进制运算器中，减法运算一般通过_来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器4.某计算机字长32 位，其存储容量为4MB，若按半字编址，它的寻址范围是_。A 4MB B 2MB C 2M D 1M 5 主存贮器和CPU 之间增加cache的目的是 _。A
25、 解决 CPU 和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU 中通用寄存器的数量6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用 _。A 堆栈寻址方式B 立即寻址方式C 隐含寻址方式D 间接寻址方式7 同步控制是 _。A 只适用于CPU 控制的方式B 只适用于外围设备控制的方式C 由统一时序信号控制的方式D 所有指令执行时间都相同的方式8描述PCI 总线中基本概念不正确的句子是_。A.PCI 总线是一个与处理器无关的高速外围总线B.PCI 总线的基本传输机制是猝发式传送C.PCI 设备一
26、定是主设备D.系统中只允许有一条PCI 总线9 CRT 的分辨率为10241024 像素，像素的颜色数为256，则刷新存储器的容量为_。A 512KB B 1MB C 256KB D 2MB 10为了便于实现多级中断，保存现场信息最有效的办法是采用_。A 通用寄存器B 堆栈C 存储器D 外存二填空题（每小题 3 分，共 15 分）1 数的真值变成机器码可采用A._表示法，B._表示法，C._表示法，移码表示法。名师资料总结-精品资料欢迎下载-名师精心整理-第 14 页，共 36 页 -计算机组成原理期末试卷及答案15/36 2 形成指令地址的方式，称为A._方式，有B._寻址和 C._寻址。3
27、.CPU 从 A._ 取出一条指令并执行这条指令的时间和称为B._。由于各种指令的操作功能不同，各种指令的指令周期是C._。4.微型机的标准总线从16 位的 A._ 总线，发展到32 位的 B._总线和 C._总线，又进一步发展到64 位的 PCI 总线。5VESA 标准是一个可扩展的标准，它除兼容传统的A._等显示方式外，还支持B._像素光栅，每像素点C._颜色深度。三.（9 分）已知x=-0.01111，y=+0.11001，求 x 补，-x 补，y 补，-y 补，x+y=？，x y=？四.（9 分）假设机器字长16 位，主存容量为128K 字节，指令字长度为16 位或 32 位，共有 1
28、28 条指令，设计计算机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。五.（9 分）某机字长32 位，常规设计的存储空间32M，若将存储空间扩至256M，请提出一种可能方案。六.(10 分)图 B3.1 所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器IM 最大容量为16384 字（字长 18 位），数据存贮器DM 最大容量是65536字（字长16 位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。图 B3.1 设处理机指令格式为：17 10 9 0 OP X 加法指令可写为“ADD X（R1）”。其功能是（AC0）
29、+（Ri）+X）AC1，其中（Ri）+X）部分通过寻址方式指向数据存贮器，现取Ri为 R1。试画出 ADD 指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。七.（9 分）总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出名师资料总结-精品资料欢迎下载-名师精心整理-第 15 页，共 36 页 -计算机组成原理期末试卷及答案16/36 读数据的时序图来说明。八.（9 分）图 B3.2 是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行几重中断？并分析图B3.2 的中断过程。图 B3.2 九.（10 分）机动题十.（10 分）机动题名师资料总结
30、-精品资料欢迎下载-名师精心整理-第 16 页，共 36 页 -计算机组成原理期末试卷及答案17/36 本科生期末试卷三答案一选择题1 B 2 B,C 3 D 4 C 5 A 6 C 7 C 8 C,D 9 B 10 B 二填空题1.A.原码B.补码C.反码2.A.指令寻址B.顺序C.跳跃3.A.存储器B.指令周期C.不相同的4.A.ISA B.EISA C.VISA 5.A.VGA B.12801024 C.24 位三解：x 原=1.01111 x 补=1.10001 所以：-x 补=0.01111 y 原=0.11001 y 补=0.11001 所以：-y 补=1.00111 x 补11.
31、10001 x 补11.10001 +y 补00.11001 +-y 补11.00111 x+y 补00.01010 x-y 补10.11000 所以：x+y=+0.01010 因为符号位相异，结果发生溢出四解：由已知条件，机器字长16 位，主存容量128KB/16=64K字，因此MAR=16 位，共 128 条指令，故OP字段占 7 位。采用单字长和双字长两种指令格式，其中单字长指令用于算术逻辑和I/O类指令，双字长用于访问主存的指令。15 9 5 4 3 2 1 0 15 9 8 6 5 3 2 0 寻址方式由寻址模式X 定义如下：X=000 直接寻址E=D（64K）X=001 立即数D=
32、操作数X=010 相对寻址E=PC+D PC=16 位X=011 基值寻址E=Rb+D，Rb=16 位X=100 间接寻址E=（D）X=101 变址寻址E=RX+D，RX=10 位五解：可采用多体交叉存取方案，即将主存分成8 个相互独立、容量相同的模块M0，M1，M2，M7，每个模块32M 32 位。它各自具备一套地址寄存器、数据缓冲寄存器，各自以同等的方式与CPU传递信息，其组成结构如图B3.3：OP R1R2OP X R2D名师资料总结-精品资料欢迎下载-名师精心整理-第 17 页，共 36 页 -计算机组成原理期末试卷及答案18/36 图 B3.3 CPU访问 8 个存贮模块，可采用两种
33、方式：一种是在一个存取周期内，同时访问8 个存贮模块，由存贮器控制器控制它们分时使用总线进行信息传递。另一种方式是：在存取周期内分时访问每个体，即经过1/8存取周期就访问一个模块。这样，对每个模块而言，从CPU给出访存操作命令直到读出信息，仍然是一个存取周期时间。而对CPU来说，它可以在一个存取周期内连续访问8 个存贮体，各体的读写过程将重叠进行。六解：加法指令“ADD X（Ri）”是一条隐含指令，其中一个操作数来自AC0，另一个操作数在数据存贮器中，地址由通用寄存器的内容（Ri）加上指令格式中的X 量值决定，可认为这是一种变址寻址。因此，指令周期的操作流程图如图B3.4，相应的微操作控制信号
34、列在框图外。图 B3.4七解：分五个阶段：请求总线，总线仲裁，寻址（目的地址），信息传送，状态返回（错误报告），如图 B3.5 所示：名师资料总结-精品资料欢迎下载-名师精心整理-第 18 页，共 36 页 -计算机组成原理期末试卷及答案19/36 图 B3.5 八解：该中断系统可以实行5 重中断，中断优先级的顺序是，优先权1 最高，主程序运行于最低优先权（优先权为6）。图 B3.2 中出现了 4 重中断。中断过程如下：主程序运行到T1时刻，响应优先权4的中断源的中断请求并进行中断服务；到T3时刻，优先权4 的中断服务还未结束，但又出现了优先权 3 的中断源的中断请求；暂停优先权4 的中断服务
35、，而响应优先权3 的中断。到T4时刻，又被优先权2 的中断源所中断，直到 T6时刻，返回优先权3的服务程序，到 T7时刻，又被优先权1 的中断源所中断，到T8时刻，优先权1 的中断服务完毕，返回优先权3 的服务程序，直到T10优先权 3 的中断服务结束，返回优先权4 的服务程序，优先权4 的服务程序到 T11结束，最后返回主程序。图 B3.2 中，优先权3 的服务程序被中断2 次。而优先权5 的中断未产生。九十名师资料总结-精品资料欢迎下载-名师精心整理-第 19 页，共 36 页 -计算机组成原理期末试卷及答案20/36 本科生期末试卷四一 选择题（每小题1 分，共10 分）1.现代计算机内
36、部一般采用二进制形式，我国历史上的_即反映了二值逻辑的思想，它最早记载在_上，距今已有约_千年。A.八卦图、论衡、二B.算筹、周脾算经、二C.算筹、九章算术、一D.八卦图、周易、三2.8 位定点字长的字，采用2 的补码表示时，一个字所能表示的整数范围是_。A.128 +127 B.127 +127 C.129 +128 D.-128 +128 3.下面浮点运算器的描述中正确的句子是：_。A.浮点运算器可用阶码部件和尾数部件实现B.阶码部件可实现加、减、乘、除四种运算C.阶码部件只进行阶码相加、相减和比较操作D.尾数部件只进行乘法和减法运算4.某计算机字长16 位，它的存贮容量是64KB，若按字
37、编址，那么它的寻址范围是_ A.64K B.32K C.64KB D.32 KB 5.双端口存储器在_情况下会发生读/写冲突。A.左端口与右端口的地址码不同B.左端口与右端口的地址码相同C.左端口与右端口的数据码不同D.左端口与右端口的数据码相同6.寄存器间接寻址方式中，操作数处在_。A.通用寄存器B.主存单元C.程序计数器D.堆栈7.微程序控制器中，机器指令与微指令的关系是_。A.每一条机器指令由一条微指令来执行B.每一条机器指令由一段微指令编写的微程序来解释执行C.每一条机器指令组成的程序可由一条微指令来执行D.一条微指令由若干条机器指令组成8.描述PCI 总线中基本概念正确的句子是_。A
38、.PCI 总线是一个与处理器无关的高速外围总线B.PCI 总线的基本传输机制是猝发式传送C.PCI 设备一定是主设备D.系统中只允许有一条PCI 总线9.一张 3.5 寸软盘的存储容量为_MB，每个扇区存储的固定数据是_。A.1.44MB，512B B.1MB，1024B C.2MB，256B D.1.44MB，512KB 10.发生中断请求的条件之一是_。A.一条指令执行结束B.一次I/O 操作结束C.机器内部发生故障D.一次 DMA 操作结束二 填空题（每小题3 分，共 15 分）名师资料总结-精品资料欢迎下载-名师精心整理-第 20 页，共 36 页 -计算机组成原理期末试卷及答案21/
39、36 1.2000 年超级计算机浮点最高运算速度达到每秒A._次。我国的 B._号计算机的运算速度达到C._次，使我国成为美国、日本后第三个拥有高速计算机的国家。2.一个定点数由A._和 B._两部分组成。根据小数点位置不同，定点数有 C._和纯整数之分。3.对存储器的要求是A._，B._，C._。为了解决这三方面的矛盾计算机采用多级存储体系结构。4.当今的 CPU 芯片除了包括定点运算器和控制器外，还包括A._，B._ 运算器和 C._管理等部件。5.每一种外设都是在它自己的A。_控制下进行工作，而A则通过 B._和C._相连并受C 控制。三.（9分）设 x补=x0.x1x2 xn。求证：x
40、=-x0+ni 1xi2-i 四.（9 分）已知 X=-0.01111，Y=+0.11001，求 X 补，-X 补，Y 补，-Y 补，X+Y=？，X-Y=？五.（9 分）以知 cache 命中率 H=0.98，主存比 cache 慢 4 倍，以知主存存取周期为200ns，求 cache/主存的效率和平均访问时间。六（10 分）某计算机有8 条微指令I1I8，每条微指令所包含的微命令控制信号见下表所示，aj 分别对应10 种不同性质的微命令信号。假设一条微指令的控制字段仅限8 位，请安排微指令的控制字段格式。七（9 分）参见图，这是一个二维中断系统，请问：（1）在中断情况下，CPU和设备的优先级
41、如何考虑？请按降序排列各设备的中断优先级。（2）若 CPU现执行设备B的中断服务程序，IM0,IM1,IM2的状态是什么？如果CPU的执行设备 D的中断服务程序，IM0,IM1,IM2的状态又是什么？（3）每一级的IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？（4）若设备 C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？名师资料总结-精品资料欢迎下载-名师精心整理-第 21 页，共 36 页 -计算机组成原理期末试卷及答案22/36 八（9 分）磁盘、磁带、打印机三个设备同时工作。磁盘以20s 的间隔发DMA 请求，磁带以 30s 的间隔发DMA
42、 请求，打印机以120s 的间隔发DMA 请求，假设 DMA 控制器每完成一次DMA 传输所需时间为2s，画出多路DMA 控制器工作时空图。九（10 分）机动题十（10 分）机动题名师资料总结-精品资料欢迎下载-名师精心整理-第 22 页，共 36 页 -计算机组成原理期末试卷及答案23/36 本科生期末试卷四答案一.选择题1.D 2.A 3.A，C 4.B 5.B 6.B 7.B 8.C 9.A 10.C 二.填空题1 A.10000 亿次B.神威C.3840 亿2 A.符号位B.数值域C.纯小数3 A.容量大B.速度快C.成本低4 A.Cache B.浮点C.存储5 A.设备控制器B.适配
43、器C.主机三证明：当 x 0 时，x0=0，x补=0.x1x2xn=ni 1xi 2-i=x 当 x 0 时，x0=1，x补=1.x1x2xn=2+x 所以x=1.x1x2xn-2=-1+0.x1x2xn=-1+ni 1xi 2-i综合上述两种情况，可得出：x=-x0+ni 1xi2-i四解：X原=1.01111 X补=1.10001-X补=0.01111 Y原=0.11001 Y补=0.11001-Y补=1.00111 X补11.10001+Y补00.11001 X+Y补00.01010 X+Y=+0.01010 X补11.10001+-Y补11.00111 X-Y补10.11000 因为符
44、号位相异，所以结果发生溢出。五解：R=Tm/Tc=4；Tc=Tm/4=50ns 名师资料总结-精品资料欢迎下载-名师精心整理-第 23 页，共 36 页 -计算机组成原理期末试卷及答案24/36 E=1/R+（1-R）H=1/4+（1-4）0.98=0.94 Ta=Tc/E=Tc4-3 0.98=501.06=53ns。六解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进行分组译码。经分析，（e,f,h）和（b,i,j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a,c,d,g 四个微命令信号可进行直接控制，其整个控制字段组成如
45、下：01e 01 b 直接控制10f 10i a c d g 11h 11j 4 位2 位2 位七解：（1）在中断情况下，CPU 的优先级最低。各设备优先级次序是：A-B-C-D-E-F-G-H-I-CPU（2）执行设备B 的中断服务程序时IM0IM1IM2=111；执行设备D 的中断服务程序时IM0IM1IM2=011。（3）每一级的IM 标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的BI（中断允许）标志清“0”，它禁止设备发出中断请求。（4）要使 C 的中断请求及时得到响应，可将C 从第二级取出，单独放在第三级上，使第三级的优先级最高，即令IM3=0 即可。八解：答案如图B4.1
46、图 B4.1 九十名师资料总结-精品资料欢迎下载-名师精心整理-第 24 页，共 36 页 -计算机组成原理期末试卷及答案25/36 本科生期末试卷五一选择题（每题 1 分，共 10 分）1对计算机的产生有重要影响的是：_。A 牛顿、维纳、图灵B 莱布尼兹、布尔、图灵C 巴贝奇、维纳、麦克斯韦D 莱布尼兹、布尔、克雷2假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是_。A 11001011 B 11010110 C 11000001 D 11001001 3按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是_。A 全串行运算的乘法器B 全并行运算的乘法器C 串并行运算的
47、乘法器D 并串型运算的乘法器4某计算机字长32 位，其存储容量为16MB，若按双字编址，它的寻址范围是_。A 16MB B 2M C 8MB D 16M 5双端口存储器在_情况下会发生读/写冲突。A 左端口与右端口的地址码不同B 左端口与右端口的地址码相同C 左端口与右端口的数据码相同D 左端口与右端口的数据码不同6程序控制类指令的功能是_。A 进行算术运算和逻辑运算B 进行主存与CPU 之间的数据传送C 进行 CPU 和 I/O 设备之间的数据传送D 改变程序执行顺序7由于 CPU 内部的操作速度较快，而CPU 访问一次主存所花的时间较长，因此机器周期通常用 _来规定。A 主存中读取一个指令
48、字的最短时间B 主存中读取一个数据字的最长时间C 主存中写入一个数据字的平均时间D 主存中读取一个数据字的平均时间8系统总线中控制线的功能是_。A 提供主存、I/O 接口设备的控制信号响应信号B 提供数据信息C 提供时序信号D 提供主存、I/O 接口设备的响应信号9具有自同步能力的记录方式是_。A NRZ0B NRZ1C PM D MFM 10 IEEE1394 的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率可以是_。A 100 兆位/秒B 200 兆位/秒C 400 兆位/秒D 300 兆位/秒名师资料总结-精品资料欢迎下载-名师精心整理-第 25 页，共 36 页 -计算机组
49、成原理期末试卷及答案26/36 二填空题（每题 3 分，共 15 分）1 Cache是一种 A._ 存储器，是为了解决CPU 和主存之间B._不匹配而采用的一项重要硬件技术。现发展为多级cache体系，C._分设体系。2 RISC 指令系统的最大特点是：A._；B._;C._ 种类少。只有取数/存数指令访问存储器。3 并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A._ 并行；B._并行；C._并行。4.软磁盘和硬磁盘的A._ 原理与 B._方式基本相同，但在C._和性能上存在较大差别。5流水 CPU 是以 A._为原理构造的处理器，是一种
50、非常B._的并行技术。目前的 C._微处理器几乎无一例外的使用了流水技术。三.（9 分）CPU 执行一段程序时，cache完成存取的次数为3800 次，主存完成存取的次数为 200 次，已知 cache存取周期为50ns,主存为 250ns,求cache/主存系统的效率和平均访问时间。四.（9 分）某加法器进位链小组信号为C4C3C2C1，低位来的信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。（1）串行进位方式（2）并行进位方式五.（10 分）图 B5.1 所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A 组跨接端和B 组跨接端之间分别进行接线。74LS139