《2022年2022年计算机系统组成与体系结构 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年计算机系统组成与体系结构 .pdf（16页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、学习指南计算机系统组成与体系结构名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 16 页 -目录（仅含本课程讲授的第310章）第一章-数字逻辑基础（本课程不讲，属于先修课程数字逻辑教学内容）第二章-有限状态机（本课程不讲，属于先修课程数字逻辑教学内容）第三章-指令集结构第四章-计算机组成第五章-寄存器传输语言第六章-硬布线控制设计 CPU 第七章-微序列控制单元设计第八章-运算方法第九章-存储器结构第十章-输入/输出组成第十一章-精简指令集计算（本课程不讲，属于高级专题，研究生阶段）第十二章-介绍并行处理（本课程不讲，属于高级专题，研究生阶段）名师资料总结-精品资料欢迎下载-名师
2、精心整理-第 2 页，共 16 页 -第三章-指令集结构本章小结指令集结构构架是微处理器设计的第一步，也是最重要的一步。指令集结构清楚说明了我们从外部看见的微处理器。它包括了微处理器可处理的指令集，用户可访问的寄存器，及其与存储器的相互作用。指令集结构并不能说明处理器如何设计，正是它必须能够做到的。本章首先描述了不同级别的编程语言和将程序转换成对应级别二进制机器代码的工具，介绍了不同类型的汇编语言指令和其处理的数据格式，然后更详细的讲解汇编语言指令。这章描述了微处理器可能具有的不同寻址方式和其可能的指令格式。在上述的前提下开始进行指令集结构的学习较为合适。这一章分析了设计一个微处理器 ISA的
3、指令集和寄存器所需要考虑的因素。同时探讨了两个微处理器的指令集结构。第一个是相对简单CPU是为本书教学辅助设计的，它贯穿整个文本用来阐述计算机的设计原则；第二个处理器是实际存在的8085 微处理器的指令集结构，虽然并不比当前的微处理器强大，它依旧应用于很多不需太多处理能力的程序中，例如Sojourner，1997年探测火星表面的火星探路者。学习目标学习本章之后，学生应该能够对需要完成给定任务的处理器设计一个指令集结构。学生也应该可以基于功能分类指令，正确识别不同寻址模式并生成有效地址。必备知识本章依赖于第 1 章的逻辑组件。该知识是用于 指令集结构用于第4 章的计算机系统的设计和第6、7 章的
4、 CPU 设计。名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 16 页 -教师点评1学生们通常把 ISA 比为一个蓝图，但这个比喻有点缺陷。作为一个替代的类比，考虑建造一个房子。首先，我们指定连接房间的数量，以及整个房子如何连通。这些规范更类似于指令集体系结构，而不是施工蓝图。2.从实际角度上看，Java applet只适用于小应用程序。Java编译器允许用户编写、编译和执行 Java程序编写的程序，就像其他高级语言编写的程序，如 C+。这个角度看只适用于小应用程序，而不是独立的应用程序。3.汇编语言指令的类型是本书自己的分类方式。其他作者有不同，但同样有效的汇编语言指令分类方
5、法。名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 16 页 -第四章-计算机组成本章小结上一章描述的指令集结构，很好的说明了微处理器能做什么，但它几乎没有提供任何关于如何使用微处理器的信息。ISA 描述微处理器可以处理的指令，但不涉及处理器如何访问这些指令。当设计一个完整的计算机系统，一个系统设计者需要比 ISA 提供的更多信息。本章提出了基本计算机系统的组织。首先概述基本系统组织，包括CPU 总线、内存子系统和相互通信的I/O 子系统。接着，详细讲解三个系统组件，描述了每个组件的功能和组织，及其与其它计算机系统的接口。最后它着眼于两个计算机系统组织。一个是基于相对简单的CPU
6、，在前面的一章进行了介绍。另一个是真实世界存在的例子，即基于英特尔8085 微处理器的 CPU。学习目标学习本章之后，学生应该能够设计一个简单的计算机系统，包括它的内存和I/O 子系统。他们应该能够区分不同类型的内存芯片，和不同类型的I/O 接口。必备知识本章依赖于第 1 章的逻辑组件，第3 章的指令集结构。该知识是用于 计算机组成贯穿于本书的余下部分，第5、6、7、8、9、10、11 和 12 章。教师点评1.这一章提出的简单组成应用于许多系统，特别是那些需要控制飞家用电器。然而，计算机系统是学生最熟悉的，个人计算机和工作站则相对更复杂。DMA、中断和其他功能并未在本章中讨论。名师资料总结-
7、精品资料欢迎下载-名师精心整理-第 5 页，共 16 页 -2.本章的 CPU 组成排除了现代 CPU 中流水线、中断和其他特性。这些内容稍后再进行讨论。3.在 I/O 子系统只涉及同步I/O 端口。异步 I/O 端口在后面进行介绍。4.开发了相对简单计算机的一个模拟器。如需可见拓展资源。名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 16 页 -第五章-寄存器传输语言本章小结微操作是大多数顺序数字系统的基础。与汇编语言指令指定的操作不同，微操作指定更简单的行为。设计者使用硬件描述语言(HDL)来指定符合系统要求飞微操作条件和转移。本章将讨论一个称为寄存器传输语言（RTL）的简单
8、硬件描述语言。RTL 更像是一种伪语言，它是缺乏正式结构的传统HDLs。它可以用来指定一个系统的逻辑，但直接翻译成硬件会产生歧义。这一章首先解释了如何指定使用RTL 的顺序系统，然后如何转换到数字RTL 规范设计。作为一个真正世界的例子，这一章介绍了硬件描述语言(VHDL)，一个更严格的 HDL。这是一个几乎用于所有CAD 程序公认的标准，不像RTL，它可以同时完成一个系统逻辑与实现。学习目标学习本章之后，对于给定问题的陈述，学生应该能够开发一个RTL 规范，并在硬件上实现 RTL 规格。学生也应该能够进行简单VHDL 开发设计。必备知识本章依赖于第 1 章的逻辑组件。设计样例依赖于第2 章的
9、有限状态机。该知识是用于 RTL 用于第 6、7、8 章的 CPU 设计和计算机运算电路。教师点评1.RTL 并非最优的硬件描述语言。它的模棱两可容易使数字设计者混淆。如果把它作为计算机辅助设计工具是完全不合适的。然而通过书本呈现设计而言，它足够简单。我觉得简单的RTL，与硬件描述语言(VHDL)相反，使学生更容易理解本书后面提到的设计。名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页，共 16 页 -2.学生往往忽略了这一点，RTL 仅指定了一个系统的功能，而不是它的实现。3.如果有开设 Verilog 课程，教师可以用等效的Verilog 取代与硬件描述语言(VHDL)。名师资料总
10、结-精品资料欢迎下载-名师精心整理-第 8 页，共 16 页 -第六章-硬布线控制设计CPU 本章小结在之前的章节中，我们从程序员(指令集结构)和系统设计师(计算机组织)的角度看待 CPU。本章从计算机架构师的角度出发，详细说明硬连接控制单元设计 CPU 的过程。一个 CPU 包含三个主要部分：寄存器部分，包括 CPU 的 ISA 的寄存器以及不直接提供给程序员的其他寄存器；ALU 部分；控制单元。RTL 代码的微操作通过寄存器部分和ALU 执行功能。这些微操作是用来设计寄存器部分的数据通路，包括直接连接和总线及每个寄存器的功能。微操作也指定 ALU 的功能。ALU必须在一个时钟周期执行所有计
11、算，因此它只使用组合逻辑构造。每个微操作的执行条件由控制单元设计控制。控制单元产生寄存器部分的装载、增一和清零的控制信号。控制单元也使控制CPU 的内部总线缓冲区有效。ALU 执行的功能是由控制单元指定的。通过控制信号正确顺序输出，控制单元使 CPU 正确取指、译码和执行指令集的每条指令。为了设计一个 CPU，设计者首先设计指令集结构，包括指令集和内部寄存器，接着创建一个需进行取指、译码和执行指令集中每条指令的微操作的有限状态机模型。然后制定这个状态机的RTL 规范。本章给出了两个简单CPU 的完整的设计，并分析了他们的缺点。作为一个真实世界的例子，本章考察了曾在第三章介绍其指令集结构的英特尔
12、8085 内部架构。学习目标学习本章之后，学生应该能够根据CPU 的指令集架构开发 RTL 规范，并在硬件上完成该 RTL，从而实现 CPU。必备知识名师资料总结-精品资料欢迎下载-名师精心整理-第 9 页，共 16 页 -本章依赖于第 1 章的逻辑组件。控制单元的设计与第2 章的有限状态机关系密切。第 3 章的指令集结构，第4 章的计算机组成和第5 章的 RTL，也都是本章 CPU 设计所需的。该知识是用于 CPU 设计用于第 7 章的微代码控制单元的CPU 设计。它也可以用于第9 章内存管理单元，第10 章的 DMA 和中断，第 11 章的 RISC 处理器的内部构架。教师点评1.当设计一
13、个 CPU 时，我们首先基于CPU 执行任务开发一个规范。任务决定 CPU 的指令集结构设计。从ISA 角度，设计者开发一个RTL 规范，然后用数字电路来实现 CPU 设计。2.硬布线控制单元随着ISA 规模的增大变得越来越复杂。所以他们一般不用于过于强大的 CPU，例如奔腾系列。3.学生需要充分理解非常简单CPU是如何工作，否则他们无法了解相对简单 CPU 的功能。4.这一章的最后三个问题可以作为辅助设计示例课堂演示。这些问题在解决方案手册中有详细设计。5.提供一个相对简单CPU 模拟器。如需可见拓展资源。6.第 10 章的中断和 DMA，及第 11 章的指令流水线，在本章有所提及没有丢失其
14、连续性。名师资料总结-精品资料欢迎下载-名师精心整理-第 10 页，共 16 页 -第七章-微序列器控制单元设计本章小结微序列器是微处理器中控制单元的一种。不像前一章介绍的用逻辑门产生控制信号的硬布线控制单元，微序列器在查询ROM 中存储控制信号。控制单元通过查询 ROM 读取数据输出控制信号。不管使用哪种控制单元类型，CPU 的其余部分设计与前一章相同。本章首先介绍了微序列器的基本结构，它是如何根据所需的微操作产生控制信号，以及它如何产生正确序列输出这些信号。它描述了将存储控制信号值存到微代码内存中的三个主要方法。然后，本章提出非常简单的CPU 和相对简单的CPU 微代码控制单元设计。接着，
15、本章探讨在不减少处理器功能的情况下如何减少微代码数，并把微序列控制和硬布线控制作比较，讨论各自的优缺点。作为一个真实世界的例子，这一章考察分析了一个占市场份额很高的英特尔奔腾处理器。学习目标学习本章之后，学生应该能够设计一个CPU 的微序列器控制单元和指令集中每条指令的微代码。必备知识本章依赖于第 1 章的逻辑组件。控制单元的设计在很大程度上依赖于第2章的有限状态机。第3 章的指令集结构，第4章的计算机组成和第5 章的 RTL，也都是本章设计所需的。第6 章的 CPU 设计，不包括硬布线控制单元设计，是本章必不可少的。该知识是用于 本章不能直接用于本书的其余部分，但其基本原则在学习第8 章算术
16、算法中特别有用。名师资料总结-精品资料欢迎下载-名师精心整理-第 11 页，共 16 页 -教师点评1.本章使用了第 6 章的非常简单的 CPU 和相对简单的 CPU。这减轻学生需要学习新内容的负担，允许他们专注于微序列器和微码设计。2.学生需要理解的是在硬布线CPU和微代码 CPU 中，寄存器部分和ALU设计是一模一样的。寄存器和ALU 不在乎自己的控制信号是如何生成的；他们只对这些信号值产生响应。3.如果微序列器允许多个层次的微子程序或递归微子程序，一个硬件堆栈可以替代微子程序寄存器。与装载语言代码不同，微子程序堆栈的最大深度可以事先确定。4.最后的三个问题，就像第六章的三个问题，可以用作
17、补充设计实例在课堂演示。这些问题在解决方案手册中有详细设计。5.本书提供用于相对简单的CPU 的模拟器。如需可见拓展资源。这是与第6 章相同的模拟器；它允许用户选择硬布线控制单元或微码控制单元。6.第 10 章的中断和 DMA，第 11 章的指令流水线，在本章有所提及没有并未丢失其连续性，虽然可能在第6 章介绍更合适。名师资料总结-精品资料欢迎下载-名师精心整理-第 12 页，共 16 页 -第八章-运算方法本章小结如果一个微处理器是有用的，那么它必须能够处理一个或多个数据格式。本章分析介绍了算术算法和几个常用的数据格式的硬件实现。这些格式包括无符号的和有符号的定点格式，二进制编码的十进制格式
18、和浮点格式。本章回顾了不同格式的加、减、乘、除的算法及其硬件实现。数字设计者已经开发出不同方法来提高算法速度，从而改善系统性能。本章介绍了三种方法：指令流水线、查找表和华莱士树。作为真实世界的例子，本章描述了IEEE754 浮点标准，该标准定义了大多数数字的设置和处理的方法。几乎所有现代CPU 浮点数处理都遵守这个标准。学习目标学习本章之后，学生应该能够对于算术算法开发RTL 规范，从硬件上实现RTL 规范，从而实现该算法。必备知识本章依赖于第 1 章的逻辑组件。第4 章的计算机组成和第5 章的 RTL，也都是本章设计所需的。该知识是用于 本章不能直接用于本书的其余部分。教师点评1.无符号记数
19、的算法和硬件作为所有其他格式算法和硬件的基础。在本章教学时数课上，花费将近一半的时间在无符号记数上。2.本章提出了算法流水线可能会有一定的限制，因为他们只执行一个固定功能。第 12 章提出的可重构流水线更有用。名师资料总结-精品资料欢迎下载-名师精心整理-第 13 页，共 16 页 -3.学生容易对浮点特殊数字，零和 NaN 产生疑惑，尤其是 NaN。解释浮点算法的第一步是检查这些值，并产生一个预先确定的结果，如果任意操作数是这些值中的一个，似乎会有帮助。名师资料总结-精品资料欢迎下载-名师精心整理-第 14 页，共 16 页 -第九章-存储器结构本章小结这一章详细讲解了内存子系统。它回顾了计
20、算机系统在可接受的成本下旨在实现整体系统性能目标最大化的存储器层次和这个层次的两个重要组件，缓存内存和虚拟内存。然后，本章回顾在现实世界中应用原则的一些扩展。最后，它介绍了在一个真实的世界场景中的存储器层次，一个基于奔腾运行微软Windows NT 系统个人计算机。学习目标学习本章之后，学生应该开发计算机系统的存储器层次和分析其性能。必备知识本章依赖于第 4 章的计算机组成和第6、7 章的 CPU 设计。该知识是用于 本章用于第 12 章的多处理器系统设计。教师点评1.内存组件的大小，作为内存子系统的一部分，距离CPU 越远，规模越大。高速缓冲存储器通常小于物理内存，反过来它小于虚拟内存。内存
21、组件离CPU 距离更远，从而每字节成本降低，但同时增加了访问时间。2.目前大多数 CPU 在微处理芯片设置了1 级和 2 级缓存内存。3.为了解释虚拟内存，学生提出一个好的想法，这类似于在 Windows 和其他个人电脑操作系统交换文件或交换磁盘。4.大多数系统包含多个层次的页表。因为他们可以访问GB 或 TB 的存储，具有单个层次的页表对一个虚拟内容系统的是不可行的。5.大多数处理器使用LRU 替代政策，或专有变体的LRU。名师资料总结-精品资料欢迎下载-名师精心整理-第 15 页，共 16 页 -第十章-输入/输出组成本章小结为了执行一个有用的功能，除存储器之外，计算机必须有其他与外界进行
22、交互的接口和设备。这便是I/O 设备所扮演的角色。本章详细的介绍了输入/输出设备和接口，和程序I/O 及其对 CPU 的影响。本章也介绍了几种提高I/O 性能的方法，从而提高系统性能；这些包括中断，直接内存访问和I/O 处理器。然后本章研究了串行通信。本章考察了两个真实世界串行通信标准，RS-232串行接口和通用串行总线。学习目标学习本章之后，学生应该能够开发一个计算机系统给的I/O 子系统和分析其性能。他们也应该能够同时在计算机系统和中央处理器中实现中断和DMA。必备知识本章依赖于第 4 章的计算机组成和第6、7 章的 CPU 设计。该知识是用于 本章用于第 12 章的多处理器系统设计。教师点评1.尽管可以实现没有握手的异步I/O，大多数 I/O 设备在实际计算机系统需要相关的反馈信号交换，以确保适当的数据传输。2.第 6 章和第 7 章对中断和 DMA 有所提及并没有丢失连续性，虽然可能在第 6 章介绍更合适。3.教师可用 IEEE 1394 总线标准替代通用串行总线标准。名师资料总结-精品资料欢迎下载-名师精心整理-第 16 页，共 16 页 -