2022年2022年集成电路封装的现状与发展趋势 .pdf

上传人:C****o 文档编号:39684924 上传时间:2022-09-07 格式:PDF 页数:15 大小:416.60KB
返回 下载 相关 举报
2022年2022年集成电路封装的现状与发展趋势 .pdf_第1页
第1页 / 共15页
2022年2022年集成电路封装的现状与发展趋势 .pdf_第2页
第2页 / 共15页
点击查看更多>>
资源描述

《2022年2022年集成电路封装的现状与发展趋势 .pdf》由会员分享,可在线阅读,更多相关《2022年2022年集成电路封装的现状与发展趋势 .pdf(15页珍藏版)》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、苏州经贸职业技术学院第 1 页 共 15 页苏州经贸职业技术学院毕业论文课题名称:集成电路封装的现状与发展趋势班级:06应电高 52 专业:应用电子学生姓名:张红指导老师:吴振磊名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页,共 15 页 -苏州经贸职业技术学院第 2 页 共 15 页集成电路封装的现状与发展趋势目录摘要3 前言4 第一章集成电路封装 .5 1.1 集成电路封装的分类1.2 集成电路封装材料第二章集成电路封装的现状.8 2.1 现阶段较广泛应用的集成电路封装2.2 现阶段较先进的集成电路封装第三章集成电路封装的发展趋势12 结论参考文献致谢名师资料总结-精品资料欢迎下

2、载-名师精心整理-第 2 页,共 15 页 -苏州经贸职业技术学院第 3 页 共 15 页摘要“封装”一词伴随着集成电路芯片制造技术产生而出现,这一概念用于电子工程的历史并不久。早在真空电子管时代,将电子管等器件安装在管座上构成电路设备的方法称为“组装或装配”,当时还没有“封装”的概念。50 多年前,当晶体管问世和后来集成电路芯片的出现,才改写了电子工程的历史。一方面这些半导体元器件细小易碎:另一方面,性能高、多规格。为了充分发挥半导体器件的功能,需要对其补强、密封和扩大,以便实现与外电路可靠地电气连接并得到有效的机械、绝缘等方面的保护,防止外力或环境因素导致的破坏。“封装”的概念正是在此基础

3、上出现的。封装,就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接.封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用,而且还通过芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印刷电路板上的导线与其他器件相连接,从而实现内部芯片与外部电路的连接关键词:集成电路封装集成电路封装现状集成电路封装的发展趋势。名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页,共 15 页 -苏州经贸职业技术学院第 4 页 共 15 页前言所谓“封装技术”是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术。以 CPU 为例,实际看

4、到的体积和外观并不是真正的CPU 内核的大小和面貌,而是CPU 内核等元件经过封装后的产品。封装技术封装对于芯片来说是必须的,也是至关重要的。因为芯片必须与外界隔离,以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面,封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造,因此它是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳,它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印刷电路板上的导线与其

5、他器件建立连接。因此,对于很多集成电路产品而言,封装技术都是非常关键的一环。名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页,共 15 页 -苏州经贸职业技术学院第 5 页 共 15 页第一章集成电路封装“封装”一词伴随着集成电路芯片制造技术产生而出现,这一概念用于电子工程的历史并不久。早在真空电子管时代,将电子管等器件安装在管座上构成电路设备的方法称为“组装或装配”,当时还没有“封装”的概念。50 多年前,当晶体管问世和后来集成电路芯片的出现,才改写了电子工程的历史。一方面这些半导体元器件细小易碎:另一方面,性能高、多规格。为了充分发挥半导体器件的功能,需要对其补强、密封和扩大,以便

6、实现与外电路可靠地电气连接并得到有效的机械、绝缘等方面的保护,防止外力或环境因素导致的破坏。“封装”的概念正是在此基础上出现的。封装,就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接.封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用,而且还通过芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印刷电路板上的导线与其他器件相连接,从而实现内部芯片与外部电路的连接图 1.1 集成电路封装名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页,共 15 页 -苏州经贸职业技术学院第 6 页 共 15 页1.1 集成

7、电路封装的分类集成电路的封装形式有很多,按封装形式可分三大类,即双列直插型、贴片型和功率型。在选择器件封装形式应首先考虑其标称尺寸和脚间距这两点。标称尺寸系指器件封装材料部分的宽度(H),一般用英制 mil 来标注;脚间距系指器件引脚间的距离(L),一般用公制 mm 来标注。一、双列直插(DIP)型标称尺寸分为:300mil、600mil、750mil 三种,常用的是 300mil、600mil两种。脚间距一般均为 2.54mm 一般情况下引脚数 24 时其标称尺寸均为300mil;引脚数 24 时其标称尺寸为 300mil 时,俗称窄体;引脚数 24 时其标称尺寸为 600mil 时,俗称宽

8、体。引脚数 48 时其标称尺寸为 750mil。如 MC68000,现很少使用。二、贴片(SMD)型贴片器件种类繁多,按种类可分如下几类;SOP、TSOP-1、TSOP-2、SSOP、QFP、SOJ、PLCC(QFJ)等1、SOP 型最常用的贴片器件标称尺寸分为:150mil、225mil、300mil、450mil、525mil、600mil.常用的有:150mil、300mil、450mil 脚间距均为:1.27mm 引脚数 16时其标称尺寸一般为150mil 引脚数=20时其标称尺寸分 225mil 和 300mil 两种,宽度为 225mil 的俗称窄体;宽度为 300mil 的俗称宽

9、体。2、TSOP-1型标称尺寸不做要求,脚间距为0.65mm和 0.80mm两种。该封装厚度较薄,多用于空间较小的场合。3、TSOP-2型标称尺寸分为:300mil、400mil、500 mil、550mil。脚间距分:0.65mm、0.80mm、1.27 mm。4、SSOP 型标称尺寸分为:175mm、225mm、300mm、375mm、525mm。名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页,共 15 页 -苏州经贸职业技术学院第 7 页 共 15 页脚间距分:0.65mm、0.80mm、1.27 mm。该封装体积小,多用于空间较小的场合。5、SOJ型标称尺寸分为:300mil

10、、400mil 两种,一般多选用 300mil.脚间距均为:1.27mm 6、PLCC 型外型为方型,故无标称尺寸可分。脚间距均为:1.27mm 引脚数分为;24、28、32、44、52、68、84。7、QFP型按器件厚度不同又衍生出LQFP、TQFP、MQFP。其脚间距为:0.40 mm、0.65mm、0.80mm、1.00mm、1.27mm.引脚数可大至 240 脚,多用于超大规模集成电路的封装。8、BGA型外型为方型,引脚为针刺巨阵排列。脚间距为:1.27mm 多用于军工级器件上。9、SOT-23型引脚较少,最多 6 脚,属于微型封装器件。多用于二、三级管的封装。三、功率型1、TO-22

11、0 型引脚最多 9 脚,脚间距均为 2.54mm,该封装多用于功率型器件,最大负载电流可达7.5A。2、TO-263 型该封装为 TO-220的贴片型。1.2 集成电路封装材料金属封装优点:金属材料具有最优良的水分子渗透阻绝能力,具有相当良好的可靠度,可提供电屏蔽。缺点:(1)强度不足;(2)热传导性不佳。应用:它在高可靠度需求的军用电子封装方面应用尤其广泛。陶瓷封装优点:在各种 IC 元器件的封装中,陶瓷封装能提供 IC 芯片气密性的密封保名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页,共 15 页 -苏州经贸职业技术学院第 8 页 共 15 页护,使其具有优良的可靠性;它在热、电

12、、机械特性等方面极稳定,而且它可通过改变其化学成分和工艺的控制调整来实现,不仅可作为封装的封盖材料,它也是各种微电子产品重要的承载基板。当今的陶瓷技术已可将烧结的尺寸变化控制在 0.1%的范围内,可以结合厚膜印刷技术制成3060 层的多层连线传导结构,因此陶瓷也是制作多芯片组件(MCM)封装基板主要的材料之一。缺点:(1)与塑料封装比较,陶瓷封装的工艺温度较高,成本较高;(2)工艺自动化与薄型化封装的能力逊于塑料封装;(3)陶瓷塑料具较高的脆性,易致应力损害;(4)在需要低介电常数与高连线密度的封装中,陶瓷塑料必须与薄膜封装竞争。应用:陶瓷材料在单晶芯片集成电路中应用很早,例如,IBM所开发的

13、 SLT(Solid Logic Technology)就是利用 96%氧化铝与导体、电阻等材料在800 的共烧技术制成封装的基板;其他如ASLT(Advanced Solid Logic Technology)、MST(Monolithic Systems Technology)、MC(Metalized Ceramic)到如日的共烧多层陶瓷模块(Cofired Multilayer Ceramic Module,CMCM)等均是陶瓷封装的应用。双列式封装(DIP)为取代金属罐式封装最早,也是目前最常见的封装方式,它的开发主要因晶体管元器件引脚数目的增加而导致。塑料封装优点:具有低成本、薄型

14、化、工艺较为简单、适合自动化生产等。缺点:(1)散热性、耐热性、密封性逊于陶瓷封装和金属封装;(2)成品可靠度不如陶瓷封装;(3)比陶瓷封装较简单。应用:塑料封装的应用范围极广,从一般的消费性电子产品到精密的超高速电脑中随处可见,也是目前微电子工业使用最多的封装方法。它在电子工业封装的应用的历史较长,自DIP 封转被开发出来后,塑料双列式封装(PDIP)逐渐发展成为 IC 封装最受欢迎的方法,随着 IC 封装的多脚化、薄型化的需求,许多不同形态的塑料封装被开发出来,除了PDIP元器件之外,塑料封装也被用于制作 SOP、SOJ、SIP、ZIP、PQFP、PBGA、FCBGA 等封装元器件的制作。

15、第二章集成电路封装的现状2001年和 2006年国内半导体专用设备市场与其上年相比都获得成倍增长。2001年比 2000年增长了 151.2%,达到了一个新台阶,为 108亿元(11.2 亿美元)。之后几年开始稳步递增。2006年中国半导体设备市场增长101.3%,达到 189.6亿元,其中封装测试设备市场为89.7 亿元,增长 117.20%,占国内半导体专用设备市场的 47.3%。保守预计,2009 年我国半导体专用设备市场将达到34 亿美元,占全球的市场份额将从目前的6%增长到 7%,封装测试设备占国内半导体专用设备市场仍将在40%以上,将会超过15亿美元。名师资料总结-精品资料欢迎下载

16、-名师精心整理-第 8 页,共 15 页 -苏州经贸职业技术学院第 9 页 共 15 页2.1 现阶段较广泛应用的集成电路封装DIP 封装 DIP(DualInline Package)是指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路(IC)均采用这种封装形式,其引脚数一般不超过100个。采用 DIP 封装的 CPU 芯片有两排引脚,需要插入到具有 DIP结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏引脚。特点:1.适合 PCB 的穿孔安装;2.比 TO型封装易于对 PCB布线;;3.操作

17、方便。图 2.1 DIP封装PLCC 封装PLCC 是一种塑料有引脚(实际为 J 形引脚)的片式载体封装(也称四边扁平 J 形引脚封装 QFJ(quad flat J-lead package),所以采用片式载体是因为有时在系统中需要更换集成电路,因而先将芯片封装在一种载体(carrier)内,然后将载体插入插座内,载体和插座通过硬接触而导通的。这样在需要时,只要在插座名师资料总结-精品资料欢迎下载-名师精心整理-第 9 页,共 15 页 -苏州经贸职业技术学院第 10 页 共 15 页上取下载体就可方便地更换另一载体。PLCC:无引线塑料封装载体,一种塑料封装的 LCC,也用于高速,高频集成

18、电路封装。QFP封装 QFP(Plastic Quad Flat Package)四方扁平封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大型集成电路都采用这种封装形式,其引脚数一般在 100 个以上。用这种形式封装的芯片必须采用SMD(表面安装设备技术)将芯片与主板焊接起来。采用 SMD 安装的芯片不必在主板上打孔,一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点,即可实现与主板的焊接。用这种方法焊上去的芯片,如果不用专用工具是很难拆卸下来的。引脚端子从封装的两个侧面引出,呈L 字形,引脚节距为1.0mm,0.8mm,0.65mm,0.5mm,0.4mm,0.3mm,引

19、脚可达 300 脚以上。2.2 现阶段较先进的集成电路封装BGA 封装随着集成电路技术的发展,对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性,当 IC 的频率超过 100MHz 时,传统封装方式可能会产生所谓的“Crosstalk交调失真干扰”现象,而且当IC 的管脚数大于 208 Pin时,传统的封装方式有其困难度。因此,除使用QFP 封装方式外,现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用 BGA(Ball Grid Array Package)封装技术。BGA 一出现便成为 CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。BGA:球栅阵列封

20、装:表面贴装型封装的一种在PCB 的背面布置二维阵列的球形端子,而不采用针脚引脚。其特点有:1.I/O 引脚数虽然增多,但引脚间距远大于QFP,从而提高了组装成品率;2.虽然它的功耗增加,但BGA 能用可控塌陷芯片法焊接,简称C4焊接,从而可以改善它的电热性能;3.厚度比 QFP减少 1/2 以上,重量减轻 3/4 以上;4.寄生参数减小,信号传输延迟小,使用频率大大提高;5.组装可用共面焊接,可靠性高;6.BGA封装仍与 QFP、PGA 一样,占用基板面积过大。名师资料总结-精品资料欢迎下载-名师精心整理-第 10 页,共 15 页 -苏州经贸职业技术学院第 11 页 共 15 页图 2.2

21、 BGA 封装CSP封装 BGA封装比 QFP先进,更比 PGA好,但它的芯片面积/封装面积的比值仍很低。Tessera 公司在 BGA 基础上做了改进,研制出另一种称为BGA的封装技术,按 0.5mm焊区中心距,芯片面积/封装面积的比为 1:4,比 BGA 前进了一大步。1994年 9 月日本三菱电气研究出一种芯片面积/封装面积=1:1.1 的封装结构,其封装外形尺寸只比裸芯片大一点点。也就是说,单个IC 芯片有多大,封装尺寸就有多大,从而诞生了一种新的封装形式,命名为芯片尺寸封装,简称 CSP(Chip Size Package 或 Chip Scale Package)。CSP 封装具有

22、以下特点:1.满足了 LSI 芯片引出脚不断增加的需要;2.解决了 IC 裸芯片不能进行交流参数测试和老化筛选的问题;MCM封装曾有人想,当单芯片一时还达不到多种芯片的集成度时,能否将高集成度、高性能、高可靠的CSP芯片(用 LSI 或 IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件MCM(Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。MCM 的特点有:1.封装延迟时间缩小,易于实现组件高速化;2.缩小整机/组件封装尺寸和重量,一般体积减小1/4,

23、重量减轻1/3.名师资料总结-精品资料欢迎下载-名师精心整理-第 11 页,共 15 页 -苏州经贸职业技术学院第 12 页 共 15 页第三章集成电路封装的发展趋势由于电子整机和系统在航空、航天、计算机等领域对小型化、轻型化、薄型化等高密度组装要求的不断提高,在 MCM 的基础上,对于有限的面积,电子组装必然在二维组装的基础上向z 方向发展,这就是所谓的三维(3D)封装技术,这是今后相当长时间内实现系统组装的有效手段。实现 3D封装主要有三种方法。一种是埋置型,即将元器件埋置在基板多层布线内或埋置、制作在基板内部。电阻和电容一般可随多层布线用厚、薄膜法埋置于多层基板中,而IC 芯片一般要紧贴

24、基板。还可以在基板上先开槽,将IC 芯片嵌入,用环氧树脂固定后与基板平面平齐,然后实施多层布线,最上层再安装IC 芯片,从而实现3D封装。第二种方法是有源基板型,这是用硅圆片IC(WSI)作基板时,先将WSI用一般半导体IC制作方法作一次元器件集成化,这就成了有源基板。然后再实施多层布线,顶层仍安装各种其他lC 芯片或其他元器件,实现3D封装。这一方法是人们最终追求并力求实现的一种3D封装技术。第三种方法是叠层法,即将两个或多个裸芯片或封装芯片在垂直芯片方向上互连成为简单的3D封装。更多的是将各个已单面或双面组装的MCM 叠装在一起,再进行上下多层互连,就可实现 3D封装。其上下均可加热沉,这

25、种 3D结构又称为3D MCM。由于 3D 的组装密度高,功耗大,基板多为导热性好的高导热基板,如硅、氮化铝和金刚石薄膜等。还可以把多个硅圆片层叠在一起,形成3D封装。裸芯片叠层的工艺过程为:第一步,在芯片上生长凸点并进行倒扣焊接。如果采用金凸点,则由金丝成球的方式形成凸点,在250400 下,加压力使芯片与基板互连;若用铅锡凸点,则采用 Pb95Sn5(重量比)的凸点,这样的凸点具有较高的熔点,而不致在下道工艺过程中熔化。具体方法,先在低于凸点熔点的温度(180250)下进行芯片和基板焊接,在这一温度下它们靠金属扩散来焊接;然后加热到250400,在这一温度下焊料球熔化,焊接完毕。第一步的温

26、度是经过成品率试验得到的,当低于 150 时断路现象增加;而当高于300 时,则相邻焊点的短路现象增多。第二步,在芯片与基板之间0.05 mm 的缝隙内填入环氧树脂胶,即进行下填料。第三步,将生长有凸点的基板叠装在一起,该基板上的凸点是焊料凸点,其成分为Pb/Sn 或 Sn/Ag,熔点定在200240。这最后一步是将基板叠装后,再在230250 的温度下进行焊接。MCM 叠层的工艺流程与裸芯片叠层的工艺流程基本一致。除上述边缘导体焊接采用互连方式外,叠层3D封装还有多种互连方式,例如引线键合叠层芯片就是一种采用引线键合技术实现叠层互连的,该方法的适用范围比较广。此外,叠层互连工艺还有叠层载带、

27、折叠柔性电路等方式。叠层载带是用载带自动键合(TAB)实现 IC 互连,可进而分为印刷电路板(PCB)叠层 TAB和引线框架TAB。折叠柔性电路方式是先将裸芯片安装在柔性材料上,然后将其折叠,从而形成三维叠层的封装形式。名师资料总结-精品资料欢迎下载-名师精心整理-第 12 页,共 15 页 -苏州经贸职业技术学院第 13 页 共 15 页结论封装对于集成电路来说是必须的,也是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳,它不仅起着保护芯片和增强导热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁和规格通用功能的作用。封装的主要作用有:物理保护,电气连接,标准规格化。随着时代

28、的进步,科技的发展,人们不断的探索,研究,实践,集成电路封装已飞跃性的发展,创新不断。现今的集成电路封装形式各异,相信在不久的将来还会有突破性的发展。本文所指出的 3D封装技术只是封装技术发展的一个方向,在现在人们越来越了解到封装这一技术的重要性时,我相信封装技术也会更加快的发展。名师资料总结-精品资料欢迎下载-名师精心整理-第 13 页,共 15 页 -苏州经贸职业技术学院第 14 页 共 15 页参考文献1 百度文库相关资料-http:/ 2 谢广超 李兰侠.集成电路应用 J.2005(6):10 3 陈继传.集成电路发展趋势及市场分析J.1998(3)4 毕克允.现代电子封装技术 M,北京.电子工业部电科院.1997 5 郑志荣.集成电路封装的发展与展望M,北京.电子工业部电科院.1997 名师资料总结-精品资料欢迎下载-名师精心整理-第 14 页,共 15 页 -苏州经贸职业技术学院第 15 页 共 15 页致谢在我这次毕业设计期间,得到许多老师的精心指导。首先感谢所有在这次毕业设计中对我提供帮助和鼓励的老师及同学,特别感谢吴振磊老师对我毕业设计的大力支持。同时感谢我的朋友和同学们在我四年生活和学习中对我的帮助。再次感谢各位老师和给予我帮助的同学,希望大家以后工作顺利。谢谢!名师资料总结-精品资料欢迎下载-名师精心整理-第 15 页,共 15 页 -

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 教育专区 > 高考资料

本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

工信部备案号:黑ICP备15003705号© 2020-2023 www.taowenge.com 淘文阁