《2022年2022年利用Allegro实现嵌入式系统高速电路布线设计 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年利用Allegro实现嵌入式系统高速电路布线设计 .pdf（3页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、利用 Allegro实现嵌入式系统高速电路布线设计引言随着嵌入式微处理器主频的不断提高，信号的传输处理速度越来越快，当系统时钟频率达到100MHZ以上， 传统的电路设计方法和软件已无法满足高速电路设计的要求。在高速电路设计中，走线的等长、关键信号的阻抗控制、差分走线的设置等越来越重要。笔者所在的武汉华中科技大学与武汉中科院岩土力学所智能仪器室合作. 以 ARM9 微处理器 EP9315为核心的嵌入式系统完成工程检测仪的开发。其中在该嵌入式系统硬件电路设计中的SDRAM 和 IDE等长走线、关键信号的阻抗控制和差分走线是本文的重点，同时以 cirrus logic公司的网络物理层接 13 芯片
2、cs8952 为例详细介绍了网络部分的硬件电路设计，为同类高速硬件电路设计提供了一种可借鉴的方法。硬件平台2.1 主要芯片本设计采用的嵌入式微处理器是Cirrus Logic 公司 2004 年 7 月推出的 EP93XX系列中的高端产品 EP9315 。该微处理器是高度集成的片上系统处理器，拥有 200 兆赫工作频率的 ARM920T内核，它具有ARM920T 内核所有的优异性能，其中丰富的集成外设接口包括PCMCIA 、接口图形加速器、可接两组设备的EIDE、 1/10/100Mbps以太网 MAC 、3 个 2.0 全速 HOST USB 、专用 SDRAM 通道的 LCD接口、触摸屏接
3、口、SPI 串行外设接口、AC97接口、 6 通道 I2S 接口和8*8 键盘扫描接口 . 并且支持 4 组 32 位 SDRAM 的无缝连接等。主芯片丰富的外设接口大大简化了系统硬件电路. 除了网络控制部分配合使用Cirrus Logic公司的 100Base—X/10Base-T 物理层 (PHY)接口芯片CS8952外， 其他功能模块无需增加额外的控制芯片。2.2 系统主体结构由图 1可见 . 系统以微处理器EP9315为核心，具有完备的外设接口功能，同时控制工程检测仪。 IDE/CF 卡接口为工程检测数据提供大容量移动存储设备; 扩展 32M的 SDRAM 作为外部数据存储
4、空间 ;3 个主动 USB接口支持USB键盘鼠标 ;LCD 接口支持STN/TFT液晶和触摸屏. 为用户提供友好的交互界面;1/10/100 Mbps以太网为调试操作系统时下载内核及工程检测时远程监控提供途径;面板按键为工程人员野外作业无法使用键盘鼠标时提供人机交互接口。EP9315在操作系统下主频达到200M ，总线频率100M ，外设时钟为50M ，数据线和地址线的布线密度大， 速度高， 网络部分对差分线和微带线控制有特殊要求。以往使用Protel设计主要依照经验进行PCB布局布线，显然这种方法无法满足当前的高速电路设计。CADENCE 公司作为 EDA领域最大的公司之一，其PCB设计工具
5、性能上的优势在高速电路设计中越来越明显，故笔者使用CADENCE 公司的 PCB设计布局软件Allegro完成高速电路设计。设计实现3.1 SDRAM的布线规则该嵌入式系统使用64M字节的 SDRAM 扩展数据存储区， 由两片 K4S561632组成工作在32 位模式下。 最高频率可达100M以上， 对于 SDRAM 的数据线、 时钟线、 片选及其它控制信号需要进行线长匹配，由此提出以下布线要求：1. SDRAM 时钟信号： 时钟信号频率较高， 为避免传输线效应， 按照工作频率达到或超过75MHz时布线长度应在1000mil 以内的原则及为避免与相邻信号产生串扰。走线长度不超过1000mil
6、，线宽 10mil ，内部间距5mil ，外部间距30mil ，要求差分布线，精确匹配差分对走线。误差允许在 20mil 以内。2. 地址 , 片选及其它控制信号：线宽5mil ，外部间距12mil ，内部间距10mil 。尽量走成菊名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 3 页 - - - - - - - - - 花链拓补。可有效控制高次谐波干扰，可比时钟线长，但不能短。3. SDRAM数据线：线宽5mil ，内部间距5mil ，外部间距8mil ，尽量在同一层
7、布线，数据线与时钟线的线长差控制在50mil 内。根据布线要求，在Allegro中设置不同的约束：针对线宽设置3 个约束SDRAM_CLK，SDRAM_ADDDR，SDRAM_DATA，设置完约束后将约束添加到对应的net 上。使得各个net 都具有线宽、线距约束属性。 最后为不同的信号组选择合适的约束即可。但是设置的约束在系统CPU内部是无法达到的。因为EP9315为 BGA封装。 pin 间距 1.27 毫米，显然在CPU内部，线宽线距无法达到上述要求，利用 Allegro设置 CPU特殊走线区域cpu_area 。 并加上 area 属性，在此区域中另设置适合 BGA内部走线的约束。3.
8、2 Xnet在 IDE 总线等长布线中的应用3.2.1系统中的IDE 接口设计EP9315强大的外设接口能力能够直接驱动IDE 硬盘， 布线时需要注意IDE总线的等长设置，但是 IDE 总线这类高速线需要端接匹配，可以防止信号反射和回流。其中的排阻起到了端接匹配的作用，但使得整个走线被分为好几个NET ，而Allegro中常用的走线长度设置propagation_delay和 relative_propagation_delay只能针对同一NET 设置 .IDE 总线信号由EP9315扇出，要求EP9315到 IDE 接口走线 DD*+UBDD*( 。Xnet 示例图 2中将 DD*和 UBD
9、D* 设置为同一个Xnet 。 对属于该Xnet 的所有信号等长控制。Xnet 等长设置分为以下步骤：1. 设置 Xnet 选择要设置Xnet 的器件 ( 图 2 中为排阻RA1-RA4)，创建 ESpiceDevice model，Allegro将自动填入模型名称，电路类型-Resistor，PIN 连接顺序： 1，8，2，7，3， *，5，表示1 和 8是一个电阻 ( 见图 2) 。至此，查看排阻两边NET都添加了同一Xnet 属性。2.Xnet 的等长设置(1)建 立Xnet的pin pair： 在Allegro中 打 开constraint manager ， 选 择relative_
10、propagation_delay属性。已设置的Xnet 自动显示，选择Xnet 建立 pin pair，Allegro提供整个项目中Xnet 关联的起始pin 和结束 pin 。选择需要等长设置的起始pin 和结束 pin 。(2) 建立等长 group ： 选中所有需要设置等长的pin pair ， 创建名为 R_IDE_DATA 的 MATCH GROUP，在与 relative_ propagation_delay对应的工作窗体选择区中出现了刚创建的R_IDE_DATA ，其内含建立的pin pair,按照 IDE 总线走线等长要求设置走线误差10mil 以内，一般选择最长走线为基准线
11、(target)。(3) 走线完成后，重新打开constrait manager 对实际走线进行分析，Allergo自动显示分析结果， 绿色表示走线以基准线为标准。走线误差在10mil 以内。 红色表示走线误差超过 10mil ，如果分析结果，大部分走线都为红色，可以适当调整基准线的选择。此外， Allegro在等长走线时。会实时显示走线长度是否在误差范围内，可以使用蛇型线调整走线长度。这些都极大的确保了布线可靠性。3.3 差分线和阻抗控制在网络布线中的应用3.2.1物理层接口芯片cs8952 布线准则CS8952使用 CMOS 技术。提供一个高性能的100Base-X/10Base-T物理层
12、 (PHY)线路接口。它使自适应均衡器达到最优化的抗扰性和抗近端串扰(NEXT)性。可将接收器的应用扩展至超过160 米的电缆，它结合了一个标准介质无关端口(MII) ，可简便地连接微处理器 EP9315 的介质访问控制器(MAC)。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 3 页 - - - - - - - - - 以下一些PCB布线规则，将使得CS8952工作更加稳定并得到良好的EMC 性能：1. 使用多层电路板，至少有一个电源层，一个地层， 叠层设置为： to
13、p ，gnd，VCC ，bottom 。使用底层pcb 走信号线只作为第二选择。把所有的元件都放在顶层。然而，旁路电容优选越靠近芯片越好，最好放置在CS8952下方的底层pcb 上。 RJ45 终端元件和光纤元件可以选择放在底层。2.4.99k的参考电阻应该越靠近RES管脚越好，把电阻另外一端使用一个过孔接到地平面。邻近的 vss(85 和 87 脚 )接在电阻接地端，形成一个屏蔽。3. 对关键信号Tx+/- ，RX+/- ，RX_NRz+/-控制阻抗， 作为微带传输线( 差分对 100 欧，单线 60欧) ，MII 信号作为68 欧微带传输线。4. 差分传输线布线应靠近( 线宽间距6-8mi
14、l)，与其他走线、元件保证2 个线宽的距离。TX和 RX差分对布线远离彼此。必要时使用pcb 的相对面。3.2.2网络部分关键信号差分走线和阻抗控制的设置网络部分差分线及其阻抗控制以信号Tx+/- 为例。步骤如下：1. 在 Allegr o的 assign diff pair菜单中选择建立差分对的信号Tx+/- ，命名为TX_Pair 。2. 按照对信号TX+/- 阻抗控制要求计算差分对线宽、线距，选择走线层面top 层，填入差分对阻抗 100 欧，单线阻抗60 欧，得到线宽10.1mil ，主要线间距8.1mil 。3. 定义差分对TX_PAIR电气约束条件：主要线宽，线间距：10mil/8
15、mil; 次要线宽 / 线间距： 10mil/8mi; 线最小间距：6mil; 两条线无法走到一起时允许的线长：100mil; 两条线可允许的误差值：25mil 。4. 分配差分对TX_PAIR到电气约束集，打开差分对DRC模式。以上实现差分对走线和阻抗控制的方法在涉及到大量差分对的通信系统电路中非常简单实用。结语笔者利用强大的PCB设计软件Allegro实现了基于EP9315嵌入式系统的硬件电路设计。该板采用 6层 PCB布线， 完全满足高速电路设计中对等长、差分、 阻抗控制的要求。基于该电路设计的嵌入式系统与武汉中科院岩土力学所设计的SY5声波工程检测仪实现了良好接口，与由 51 单片机搭建的原 SY5 声波仪相比，改系统功耗降低，体积变小，稳定性增强，成本降低，更适合工业控制中的运用。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 3 页 - - - - - - - - -