《数字电路与逻辑设计课程设计(24页).docx》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计课程设计(24页).docx（24页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、-数字电路与逻辑设计课程设计课 程 设 计 说 明 书课程设计名称 数字电路与逻辑设计 专 业 计算机科学与技术 班 级 150403班 学生姓名 陆文祥 指导教师 宋宇 2016 年 12 月 19 日课 程 设 计 任 务 书课程设计题目自动电子钟起止日期2016年12月19日2016年12月30日设计地点1704设计任务及日程安排：设计任务：1.设计一个显示两位秒信号的数字电子钟2.设计一个数字频率计，检测范围1099Hz，两位数码管显示3.设计智力竞赛抢答器，可供4组抢答4.设计玩具电子琴，能发出八个音符5.（自选题目的设计任务和要求）日程安排：2016.12.19-2016.12.2
2、0 了解设计任务，查阅相关资料2016.12.21-2016.12.23 组装、调试实验电路，实现要求功能2016.12.26-2016.12.28 确定自选题目设计方案，设计电路，画原理图2016.12.29 整理资料，撰写设计报告书2016.12.30 答辩，上交设计报告书注：此任务书由指导教师在课程设计前填写，发给学生座位本门课程设计的依据。题目：1.简易数字电子钟的设计与制作 2.简易数字频率计的设计与制作 3.简易智力竞赛抢答器的设计与制作 4.简易玩具电子琴的设计与制作 5.自选题目：自动电子钟目录设计实验一3设计实验二6设计实验三9设计实验四13自选题目18设计实验一一、 实验题
3、目：简易数字电子钟的设计与制作二、设计目的1、 了解计时器主体电路的组成及工作原理；2、 掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；3、熟悉集成电路及有关电子器件的使用；三、实验要求要求设计一个能显示两位秒信号的数字电子钟，分电路设计、电路安装、电路调测三个阶段完成。四、 实验内容（一）.设计原理思路：本次设计以数字电子为主，分别对时钟信号源、秒计时显示、分计时显示、小时计时显示进行设计，然后将它们组合，来完成时、分、秒的显示并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。电路主要使用集成计数器，如74ls90、74ls4
4、8，LED数码管及各种门电路和基本的触发器等，电路使用直流电源供电，很适合在日常生活中使用数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。数字电子钟由以下几部分组成：六十进制秒、分计数器、二十进制时计数器；以及秒、分、时的译码显示部分等。（二）实验电路图图1 数字电子钟（三）元器件选择及介绍74LS90计数器是一种中规模二一五进制计数器。它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；FD、FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。将输出QA与输入B相接，
5、构成8421BCD码计数器； B、将输出QD与输入A相接，构成5421BCD码计数器； C、表中H为高电平、L为低电平、为不定状态。74LS90具有如下的五种基本工作方式：（1）五分频：即由FD、FC、和FB组成的异步五进制计数器工作方式。（2）十分频（8421码）：将QA与CK2联接，可构成8421码十分频电路。（3）六分频：在十分频（8421码）的基础上，将QB端接R1，QC端接R2。其计数顺序为000101，当第六个脉冲作用后，出现状态QCQBQA=110利用QBQC=11反馈到R1和R2的方式使电路置“0”。（4） 九分频：QAR1、QDR2，构成原理同六分频。（5）十分频（5421码
6、）：将五进制计数器的输出端QD接二进制计数器的脉冲输入端CK1，即可构成5421码十分频工作方式。 此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一端接地；构成五分频和十分频时，R1、R2端亦必须有一端接地。LM555555的8脚是集成电路工作电压输入端，电压为518V，以UCC表示；从分压器上看出，上比较器A1的脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。1脚为地。2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。当触发器接受上比较器
7、A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。5脚是控制端。7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。
8、五. 元器件清单74LS90+5V直流电源10F、0.1F电容10K75K电阻LM555数码显示器六实验心得此次的电路实验，不仅是学会实验技术，更是掌握了实验方法，即用实验检验理论的方法，将平时所学到的简单计数器组合起来做成一个数字频率计。做试验前更是要将老师上课所讲的内容理解透彻，因为这是做实验的基础，在做实验时虽然我还遇到了不少的问题，但是通过老师和同学们的帮助，我完成了实验，并得到很多知识，连线过程中，导线多，链接繁琐，更应该认真仔细的检查，排除错误。本次设计让我学会了很多，让我对以前学过的知识得以掌握，对未学知识也了解了一下。-第 24 页在实验具体的操作过程中，对理论知识也有了进一步
9、的了解，真正达到了理论指导实践，实践检验理论的目的。在实验过程中，我遇到了，线路不通，芯片损坏等问题。在实验中若是遇到问题，不应该盲目将导线拆掉，应该从根本出发找到问题的根源。此次实验，不仅有利于掌握知识体系与学习方法，更有利于激发我们学习的主动性，增强自信心，而且有利于书本知识技能的巩固和迁移。设计实验二一、 实验题目：简易数字频率计的设计与制作二、 实验目的1.了解数字频率计电路的组成及工作原理；2.掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；三、实验要求设计一个数字频率计，要求检测频率范围10Hz99Hz，两位数码管显示。由555组成多谐振荡器作为被测源，55
10、5构成单稳态触发器控制闸门，计数器由2个74LS160组成。四、实验内容（一）设计原理思路时基电路的作用是产生一个标准时间信号，有定时器555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）。若已知振荡器的频率 由公式可以计算出电阻及电容C的值。 若振荡器C1=10uf，则 R3=t/0.7c=35.7k 取标称值36kR2=(t/0.7c)-R2=107k 取R2=47K RP=100K ；电路如下图。在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清零信号。脉冲信号可由两个单稳态触发器产生，他们的脉冲宽度由电路的时间常数决定。设锁存器信号
11、和清零信号的脉冲宽度相同。如果要求t=0.02s,则t=0.02s，C5=4.4uf(取标值4.7uF),触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲，其波形关系正好满足所示波形的要求。手动复位开关S按下时，计数器清零。（二）实验电路图（三）元器件选择及介绍74LS160用于快速计数的内部超前进位用于n位级联的进位输出同步可编程序有置数控制线二极管箝位输入直接清零同步计数160是十进制计数器 也就是说它只能记十个数 从0000-1001（0-9）到9之后再来时钟就回到0 首先是clk 这是时钟 之后是 rco 这是输出，MR是复位低电频有效（图上接线前面花圈的都是
12、低电平有效）load是置数信号当他为低电平时 在始终作用下读入D0到D3 为了使161正常工作ENP和ENT接1， 另外D0到D3是置数端，Q0到Q3是输出端555定时器555的8脚是集成电路工作电压输入端，电压为518V，以UCC表示；从分压器上看出，上比较器A1的脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。 1脚为地。2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；
13、 2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入 电压大于2 Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。5脚是控制端。 7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。可应用：（1）构成施密特触发器，用于TTL系统的接口，整
14、形电路或脉冲鉴幅等；（2）构成多谐振荡器，组成信号产生电路；（3）构成单稳态触发器，用于定时延时整形及一些定时开关中。555应用电路采用这3种方式中的1种或多种组合起来可以组成各种实用的电子电路，如定时器、分频器、元件参数和电路检测电路、玩具游戏机电路、音响告警电路、电源交换电路、频率变换电路、自动控制电路等。五.元器件清单74LS160，导线，+5V直流电源，1F、0.01F电容，200K、2.2K、1.2M电阻，定时器555，数码显示器六.总结设计电路的特点和方案的优缺点。该电路简单明了，可以实现简易数字频率计的功能，更好的应用了74LS160。七.参考文献数字电子技术基础（第五版） 八.
15、 实验心得此次的电路实验，不仅是学会实验技术，更是掌握了实验方法，即用实验检验理论的方法，将平时所学到的简单计数器组合起来做成一个数字频率计。做试验前更是要将老师上课所讲的内容理解透彻，因为这是做实验的基础，在做实验时虽然我还遇到了不少的问题，但是通过老师和同学们的帮助，我完成了实验，并得到很多知识，连线过程中，导线多，链接繁琐，更应该认真仔细的检查，排除错误。本次设计让我学会了很多，让我对以前学过的知识得以掌握，对未学知识也了解了一下。设计实验三一.实验题目：简易智力竞赛抢答器的设计与制作二.实验要求抢答器可供四组抢答，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指
16、示灯不亮。主持人具有将抢答器复原的功能。智力竞赛抢答器是用来判断哪一个预定状态首先发生的电路，主要由开关阵列电路、触发锁存电路、显示电路几部分构成。三.实验内容（1）根据功能要求构建总体设计方案，比较和选定设计的系统方案，确定整个电路的组成及各单元电路完成的功能，画出系统框图。（2）单元电路的设计、参数计算、器件选择及介绍。（3）画出完整的总体电路设计图（器件型号、元件参数应标出）和必要的波形图，并说明电路的工作原理。 （一）实验原理智力竞赛抢答器是用来判断哪一个预定状态首先发生的电路。选手通过按键开关电路发出抢答信号，先按动者，抢答成功，触发所存电路将该信息保持下来，同时封锁其他选手的输入。
17、抢答成功后对应灯亮，并启动声响电路发出抢答成功提示。主持人按键电路发出复位信号使触发锁存电路的各输出清零。所以主要由开关阵列电路、触发锁存电路、显示电路几部分构成。 开关阵列电路 触发锁存电路显示电路（1）开关阵列电路是由多路开关组成，竞赛者与开关相对应。（2）触发所存电路是当某一开关首先按下时，触发锁存电路被触发，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱。（3）显示电路即按钮开关按下时对应的指示灯亮。抢答开始前，抢答者的四个按钮均末按下，锁存器的输入端都为0，主持人通过复位按钮使时钟端为l，因此锁存器清零，四个发光二极管均不亮：同时输出为0，蜂鸣器不发声。当有人抢
18、答时，例如按钮被按下，锁存器的D1输入端为1，对应的输出端Ql由0变为1，经反相后驱动对应的发光二极管发光；同时Q1由1变为0，使输出为1，蜂鸣器因此而发声，表示对应的选手优先抢答成功。G1门输出的高电平经过G2门后使时钟端CL由1变0（此时主持人的按扭已经断开），从而使其由接收状态转为锁存状态，禁止后抢答者的信号存入锁存器，因此即使其他选手再按下所对应的按钮也不起作用。（二）实验电路图图3 智力竞赛抢答器（三）器件选择及介绍：(1)555定时器： 555集成时基电路称为集成定时器，是一种数字、模拟混合型的中规模集成电路，其应用十分广泛。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单
19、稳、多谐和施密特触发器，因而广泛用于信号的产生、变换、控制与检测。它的内部电压标准使用了三个5K的电阻，故取名555电路。其电路类型有双极型和CMOS型两大类，两者的工作原理和结构相似。几乎所有的双极型产品型号最后的三位数码都是555或556；所有的CMOS产品型号最后四位数码都是7555或7556，两者的逻辑功能和引脚排列完全相同，易于互换。555和7555是单定时器，556和7556是双定时器。双极型的电压是+5V+15V，输出的最大电流可达200mA，CMOS型的电源电压是+3V+18V。（2）74LS175电路通电后，按下复位按键S，1Q、Q2、Q三、Q4输出高电平。电路进入筹办状态。
20、这时候，假设有按键A被按下，4D的输出将由低酿成高电平，使4Q输输出为高电平经过或门U3A驱动数码管使数码管预示1（选手A的编号），同时使/4Q(4Q非)输出为低电平经过与门U4A输出低电平，此低电平与时钟脉冲经过与非门U2A形成一个上涨沿作为74LS175 CLK的输入。因为74LS175是下降沿触发的，故按下除复位之外的不论什么的按键都将不会发生电路状态的变化，即输入被锁定。达到了既定的功能方针（3）74LS2074ls20是一个四输入一输出的与非门组合的芯片，逻辑功能是完成四个输入的逻辑与非计算功能，1、2、4、5脚输入，6脚输出，13、12、10、9脚输入，8脚输出，3、11两个脚空的
21、，7脚接GND，14脚接Vcc(4)74LS0474LS04是六非门反相器，它的工作电压是5V，内部含有6个CMOS反相器。74LS04的作用就是反相把1变成0，平时使用的过程中注意不要把芯片的管教顺序弄错了。四.在安装调试中的方法技巧，遇到的问题、原因及解决方法1、这次设计的抢答器电路图简单，很多芯片的逻辑功能也都很清楚所以在调试时可以前判断该电路会是怎样的结果，对于这个抢答器,它涉及的大多都是数字电路的问题.所需要调试的值并不多.首先将各个模块连接到一起后,注意检查各个部分是否连接正确, 还得仔细地看一下所用器件的型号是不是我们要的那种,在确保连接无误的情况下.那就能将整个电路进行防真了。
22、按动各个按键，看看各管脚的电平变化是不是正确的，同时观察各个集成器件的各个管脚的电平变化情况，以及数码显示器的显示是否正确.如有不正确的就将其逐个问题解决了再进行后面的调试，调试4D触发器，各输入管脚均接入二极管，控制开关，检查4个二极管是否均正常发光。调试555脉冲源，将脉冲源接到逻辑笔中，观察是否有脉冲效果。调试扬声器，对其输入一个高电平或低电平，检查工作状态。组装各器件，进行统调。按下四个开关按钮中的任一个，与其编号对应的LED被点亮，其他不亮，同时扬声器响。直到所有问题都解决了为止。五.元器件清单555定时器 一个74LS04芯片74LS2074LS175电阻、电容、导线、直流电源六实
23、验心得在实验具体的操作过程中，对理论知识也有了进一步的了解，真正达到了理论指导实践，实践检验理论的目的。在实验过程中，我遇到了，线路不通，芯片损坏等问题。在实验中若是遇到问题，不应该盲目将导线拆掉，应该从根本出发找到问题的根源。此次实验，不仅有利于掌握知识体系与学习方法，更有利于激发我们学习的主动性，增强自信心，而且有利于书本知识技能的巩固和迁移。在本次设计中，我对电路设计更加熟练的掌握，在此期间，我和同学们克服困难成功完成本次课题，电路实验意在提高我们的动手动脑能力，在连接各元器件之间犹豫管脚过多而导致连接错误是很常见的事情，只有细心观察，找出错误，反复实验，才能完成实验。设计实验四一、实验
24、题目简易玩具电子琴的设计与制作二、设计任务及主要性能指标和要求1能发出1、2、3、4、5、6、7、1八个音符；2用按键作为键盘；3C调到B调对应频率为：调频率（HZ）261.63*2B493.88A440.00G392.00F349.23E329.63D293.66C261.63三、电路的设计（1）根据功能要求构建总体设计方案，比较和选定设计的系统方案，确定整个电路的组成及各单元电路完成的功能，画出系统框图。 1.设计方案主要用一个555芯片以及LM386芯片来实现电子琴功能。555芯片是用来产生振荡信号，再经LM386集成功率放大器将信号放大，用八个电阻来实现1、2、3、4、5、6、7、0八
25、个不同的音频音阶。 与方案一相比方案二选择的元器件也不是很多，再加上电路比较简单，所以在后续实验操作时不会造成很大的困难，更重要的是，它得到的音阶较准，声音较大，基本符合设计的要求，所以选用的是此方案。2. 电路组成 按键模块：老师准备好的器件 音调发声模块：由一个555芯片和几个电容还有电阻组成多谐振荡器 音响模块：老师准备好的器件3. 功能多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器。 多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之 间来回转换，故又称它为无稳态电路。 由555定时器构成的多谐振荡器如
26、图1所示，R1，R2和C是外接定时元件，电路中将高电平触发端（6脚） 和低电平触发端（2脚）并接后接到R2和C的连接处，将放电端（7脚）接到R1，R2的连接处。 由于接通电源瞬间，电容C来不及充电，电容器两端电压uc为低电平，小于（1/3）Vcc，故高电平触发端与低电平触发端均为低电平，输出uo为高电平，放电管VT截止。这时，电源经R1，R2对电容C充电，使电压uc按指数规律上升，当uc上升到（2/3）Vcc时，输出uo为低电平，放电管VT导通，把uc从（1/3）Vcc 上升到（2/3）Vcc这段时间内电路的状态称为第一暂稳态，其维持时间TPH的长短与电容的充电时间有关 。充电时间常数T充=（
27、R1R2）C。 （2）单元电路的设计、参数计算、器件选择及介绍。 1.单元电路的设计 地 GND； 触发器 OUT输出端 复位R接低电平时及电路不工作，不用时应接高电平； CO或VC为控制电压端。若此端外接电压，则可以改变内部两个比较器的基准电压，当该端不用时，应该将该段传入串入一只电容接地，以防引入干扰； D放电端。该端与放电管集电极相连，用作定时器式电容的放电； VCC（或VDD）外接电源VCC，双极性是基电路VCC的范围是4.5-16v，一般5v。2. 参数计算 通过计算得到可调电阻的阻值。逐个调节可变电阻的阻值，使每个阻值都对应所需的阻值后，电子琴发出所需要的声音，达到了设计的预期效果
28、。 计算周期的公式为： T=0.7（Rw+2R9）*C1, 计算频率的公式为： f=1/0.7（Rw+2R9）*C1。 通过计算可知： R1=18.0631K （f1=261.6Hz）；R2=16.1065K （f2=293.6Hz）； R3=7.327K （f3=329.6Hz）； R4=13.5234K （f4=349.2Hz）； R5=12.0437K （f5=392.0Hz）；R6=10.737K （f6=440.0Hz）； R7=4.876K （f7=493.9Hz）； R8=76.7725K （f8=523Hz）。3. 器件选择 频率振荡电路主要以一个555芯片为主；（3）画出完整
29、的总体电路设计图（器件型号、元件参数应标出）和必要的波形图，并说明电路的工作原理。 （a）玩具电子琴电路设计图2. 电路的工作原理 555定时器是一种中规模集成电路，外形为双列8脚结构，体积小，使用起来方便。只要在外部配上几个合适的阻容元件，就可以构成施密特触发器、单稳态触发器及多谐振荡器等脉冲信号产生与变换电路。它在博兴的产生与变换、测量与控制、定时电路、家用电器、电子玩具、电子乐器等方面有广泛的应用。 由555定时器电路组成的多谐振荡器，它的振荡频率可以通过改变振荡电路中的RC原件的数量进行改变。根据这一原理，通过设定一些不同的RC数值并通过控制电路，按照一定的速度一次将不同的RC组件介入
30、振荡电路，就可以使振荡电路按照设定的要求及，有节奏的发射已设定的音频信号与音乐。一、 在安装调试中的方法技巧，遇到的问题、原因及解决方法。根据电路图连接线路，根据图中的标记按顺序进行连接，但第一次调试时并未发生声音，经过检查发现扩音器个按键板接线出现差错，于是在老师的帮助下重新进行了第二次调试，这一次终于成功了。这也使我对这个实验更加印象深刻。四、元器件清单名称型号数量芯片5551电阻10K1电阻2K2电阻3K1电阻4K1电阻5.1K3电阻7.5K1电容0.01uf1电容0.1uf1电容4.7uf1蜂鸣器1导线若干五、总结设计电路的特点和方案的优缺点。设计电路的结构简单，且所运用芯片的引脚简单
31、，所使用成本较低，电路连接过程中也不易出错，方案的优点在于简化了电路，缺点在于时钟产生脉冲不是特别稳定，且最后数据不是特别准确。六、设计收获体会这个实验相比于其他实验是比较简单的，所以完成这个时间也没有费太多的时间，增强了对该门课程的兴趣。自选题目一、设计题目与要求设计题目：自动电子钟设计要求：1用24小时制进行时间显示；2能够显示小时、分钟；3每秒钟要有闪烁指示；4上电后从“00：00”开始显示。二、设计原理及其框图1. 数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。图 1 所示为数字
32、钟的一般构成框图。 图1 数字电子时钟方案框图多谐振荡器电路多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而根据设计要求，时个位和时十位计数器为24 进制计数器。译码驱动电路译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。本设计提供的为LED数码管。2.数字钟的
33、工作原理多谐振荡器电路555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。时间计数单元六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示对应的数值。校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有
34、分校正和时校正功能。因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图8所示即为带有基本RS 触发器的校时电路。三、元器件1.实验中所需的器材单刀双掷开关4 个.5V 电源.共阴七段数码管 6 个.74LS90D 集成块 6 块.74HC00D 6个LM555CM 1个电阻 6个10uF 电容 2个2. 芯片内部结构及引脚图 图2 LM555集成块图374LS90D集成块五、各功能块电路图1秒脉冲发生器主要由555 定时器和一些电阻电容构成，原理是利用555 定时器的特性，通过电容的充放电使VC 在高、低电平之间转换。其中555 定时器的高、低
35、电平的门阀电压分别是2/3VCC 和1/3VCC当电容器充电使VC 的电压大于2/3VCC 则VC 就为高电平，然而由于反馈作用又会使电容放电。当VC 小于1/3VCC 时，VC 就为低电平。同样由于反馈作用又会使电容充电。通过555 定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S这样我们就会得到1HZ 的信号。其中555 定时器的一些功能对照后面目录。其中555 定时器组成的脉冲发生器电路见附图4. 图4 555 定时器组成的脉冲发生器由于我们要得到1HZ 的信号，所以我们就可以通过555 定时器充放电一次所需的时间的公式。将那时间设为1S，然后设定两个电阻
36、计算出另外那个电容值.在设定电阻值时我们要记住将电阻值设为比较常用的那种电阻值，得到的电容值也尽可能让它是比较普遍使用的。这样就避免了在实际组装过程中很难买到当初设定的那电阻和计算出 的电容值。在这次设定中我们设定的电阻值RA=10K，RB=62k，C=10uF 经公式： f = 1.43 （ RA + 2RB ）C 可得近似为1HZ。2、 利用一个LED 数码管，一块74LS90D 连接成一个十进制计数器，电路在晶振的作用下数码管从09 显示。见图5。 图5 3 、利用2 片74LS90D 芯片连接成一个六十进制电路，电路可从059 显示。第一片74L
37、S90D芯片构成10 进制计数器，第二片74LS90D 芯片构成6 进制计数器。74LS90D 具有异步清零功能。在第一片74ls90 构成的十进制计数器中，当第十个脉冲来到时。此时他的四级触发器的状态为“1001”。这时他就会自动清零。同时给第二片74ls90 构成的6 进制计数器进一，第六个脉冲进位到来时，此时第二片74ls90 芯片的触发器的状态为“0110”，这时QB,QC 均为高电平。将QB 与RO1 相连，将Ro2 与Qc 相连，就会进行异步清零。如此循环就会构成60 进制计数器.见附图6. 图6 十六进制电路4、 利用2 片74LS90D 芯片构成24 进制计数器。一片构成二进制
38、计数器，一片构成四进制计数器。由于74LS90D 芯片清零是由两个清零端控制的，所以当第24 个脉冲到来时，第一片74lLS90D芯片的Qc 为高电平。第二片74LS90D 芯片的Qb 为高电平，让第一片74LS90D 芯片的Qc 与两片芯片的Ro1 相连.让第二片74ls90 芯片的QB 与两片芯片的Ro2 相连。当第24 个脉冲到来时就会进行异步清零。如此循环就会构成24 进制计数器。见附图7.图7 24进制电路5、数字钟电路由于秒信号的精确性和稳定性不可能坐到完全准确无误，又因为电路中其他的原因数字钟总会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。在这次设计中教时电路用的
39、是一个RS 基本触发器的单刀双置开关，每搬动开关一次产生一个计数脉冲.实现校时功能 。见附图8。6、利用两个六十进制和一个二十四进制连接成一个时、分、秒都会进位的电路总图。见附图8 图8 总电路图六、心得体会这次实验让我知道自己的学到的知识还有很多不足之处，在试验中得通过上网找好多资料才能够完成实验。让后去填充知识漏洞，最后我掌握了计数器的工作原理，以及计数器进制的组成方法和级联方法，实现了一次理论指导实践、理论向实践过渡的跨越，虽然期间遇到一些困难，但这些困难却增强了我们分析问题、解决问题的能力，使我们以后不仅只学习书本中的理论知识，通过动手实践是我们对书本中的理论知识掌握地跟牢固、理解地跟
40、深刻，这对我们今后的工作及学习有积极的影响。课程设计成绩考核表学 院计算机科学与工程学院专 业计算机科学与工程学院班 级150403姓 名陆文祥学 号20152228课程名称数字电路与逻辑设计课程设计题目自动电子钟考 核 项 目满分值得分1.独立完成设计任务202.设计方案、说明书、图纸、程序、计算等完成量303.创新与发挥104.答辩（口试）40合计得分成 绩指导教师签字几点说明一、 此表由指导教师进行课程设计成绩评定时填写。二、 课程设计成绩根据学生各项考核最后得分，按“优”、“良”、“中”、“及格”、“不及格”五级评定。期中，90分以上为“优”；80-89分为“良”；70-79分为“中”；60-69分为“及格”；60分以下为“不及格”。三、 课程设计结束后，此表由指导教师放入课程设计资料袋，送承担课程的教研室存档。2016年 12月 19 日