《2022年数字电子技术_考试复习选择填空题汇总 .pdf》由会员分享，可在线阅读，更多相关《2022年数字电子技术_考试复习选择填空题汇总 .pdf（16页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1 数字电子技术试卷一、选择题：A组：1. 如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110 、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器、下列触发器中没有约束条件的是（D）A、基本 RS 触发器B、主从 RS 触发器C、同步 RS 触发器D、边沿 D 触发器、 555 定 时 器 不 可 以 组 成D。A.
2、多 谐 振 荡 器B. 单 稳 态 触 发 器C. 施 密 特 触 发 器D. JK 触 发 器、编码器（ A）优先编码功能，因而（C）多个输入端同时为。A、有B、无C、允许D、不允许、 （D）触发器可以构成移位寄存器。A、基本 RS 触发器B、主从 RS 触发器C、同步 RS 触发器D、边沿 D 触发器、速度最快的A/D 转换器是（A）电路A、并行比较型B、串行比较型C、并串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C ) A. J-K 触发器B. R-S 触发器C. D 触发器D. T 触发器10.（电子专业作）对于VHDL 以下几种说法错误的是（ A ）A
3、VHDL 程序中是区分大小写的。B 一个完整的VHDL 程序总是由库说明部分、实体和结构体等三部分构成C VHDL 程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是-（A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6 在 8421BCD 码中表示为 -（B ）A.0101 B.0110 C. 0111 D. 1000 3、在图 1 所示电路中，使_AY的电路是 -（A ）A. 1B. 2C. 3D. 4精选学习资料 - - - - - - - - - 名师
4、归纳总结 - - - - - - -第 1 页，共 16 页2 4、接通电源电压就能输出矩形脉冲的电路是-（D ）A. 单稳态触发器B. 施密特触发器C. D 触发器D. 多谐振荡器5、多谐振荡器有-（C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B 和输出 Y 的波形如下图所示，则对应的逻辑门电路是- （D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是-（B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的- （A ）A. 延迟B. 超前C. 突变D.
5、放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路 -（C ）A. RS 触发器B. JK 触发器C. D 触发器D. T 触发器10、电路和波形如下图，正确输出的波形是-（A ）A. 1B. 2C. 3D. 4C组：1十进制数25 用 8421BCD 码表示为A 。A .11001 B.0010 0101 C.100101 D.10001 2. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n2 D. 2n3 在 何 种 输 入 情 况 下 ， “ 与 非 ” 运 算 的 结 果 是 逻 辑 0。D A 全部输入是0 B.任
6、一输入是0 C.仅一输入是0 D.全部输入是1 4 存 储8 位 二 进 制 信 息 要D个 触 发 器 。A. 2B. 3C. 4D. 85 欲 使J K 触 发 器 按Qn + 1=Qn工 作 ， 可 使JK 触 发 器 的 输 入 端A。A. J =K=1B. J=0, K= 1C. J =0, K=0D. J =1, K=06 多 谐 振 荡 器 可 产 生B。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 16 页3 A. 正 弦 波B. 矩 形 脉 冲C. 三 角 波D. 锯 齿 波7 在 下 列 逻 辑 电 路 中 ， 不
7、 是 组 合 逻 辑 电 路 的 是A。A. 译 码 器B. 编 码 器C. 全 加 器D. 寄 存 器8 八 路 数 据 分 配 器 ， 其 地 址 输 入 端 有B个 。A. 2B. 3C. 4D. 89 8 位 移 位 寄 存 器 ， 串 行 输 入 时 经D个 脉 冲 后 ， 8 位 数 码 全 部 移 入 寄 存 器 中 。A. 1B. 2C. 4D. 810一个无符号8 位数字量输入的DAC ，其分辨率为 D 位。A. 1B. 3C. 4D. 8D组：1、下列四个数中，最大的数是（B ） A 、 （AF）16B、 （001010000010）8421BCD C 、 （1010000
8、0）2 D、 （198）102、下列关于异或运算的式子中，不正确的是（B ） A 、 AA=0 B、1AA C 、 A0=A D、A1=A3、下列门电路属于双极型的是（A ） A 、 OC门B、PMOS C 、 NMOS D、CMOS 4、对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（ A ） A 、 RS=X0 B、RS=0X C 、 RS=X1 D、RS=1X 5、如图所示的电路，输出F 的状态是（ D ）A、A B、A C、1 D、0 6、AB+A 在四变量卡诺图中有( B )个小格是“ 1”。A、13B、12C、6D、5 7、二输入与非门当输入变化为( A )时
9、，输出可能有竞争冒险。A. 01 10 B. 0010 C. 1011 D. 11018、N 个 触 发 器 可 以 构 成 能 寄 存 ( B )位 二 进 制 数 码 的 寄 存 器 。A. N- 1B. NC. N+1D. 2N9、以 下 各 电 路 中 ， ( B )可 以 产 生 脉 冲 定 时 。A.多 谐 振 荡 器B. 单 稳 态 触 发 器C. 施 密 特 触 发 器D. 石 英 晶 体 多 谐 振 荡 器精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 16 页4 10、输入至少 ( B )位数字量的D/A 转换器分辨
10、率可达千分之一。A. 9 B. 10 C. 11 D. 12 二、判断题：A组：1、 MP音乐播放器含有D/A 转换器，因为要将存储器中的数字信号转换成优美动听的模拟信号音乐。（）2、真值表、函数式、逻辑图、卡诺图和时序图，它们各具有特点又相互关联。（）3、有冒险必然存在竞争，有竞争就一定引起冒险。（）4、时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（）5、 （电子专业作）FPGA 是现场可编程门阵列，属于低密度可编程器件。（）B组：1、时序电路无记忆功能，组合逻辑电路有记忆功能。-（）2、在普通编码器中，任何时刻都只允许输入二个编码信号，否则
11、输出将发生混乱。（）3、基本的RS 触发器是由二个与非门组成。-（）4、A/D 转换器是将数字量转换为模拟量。-（）5、逻辑电路如下图所示，只有当A=0， B=0 时 Y=0 才成立。 -（）C组：1若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）2三态门的三种状态分别为：高电平、低电平、不高不低的电压。（）3.D 触发器的特性方程为Qn+ 1=D， 与 Qn无 关 ， 所 以 它 没 有 记 忆 功 能 。 （）4. 编码与译码是互逆的过程。（）5. 同步时序电路具有统一的时钟CP控制。 （）D组：1、时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（ ）2、D触发
12、器的特性方程为Qn + 1=D， 与Qn无 关 ， 所 以 它 没 有 记 忆 功 能 。 （）3、用数据选择器可实现时序逻辑电路。（ ）4、16 位输入的二进制编码器，其输出端有4 位。 （）5、时序电路不含有记忆功能的器件。（ ）三、填空题：A组：、数 字 电 路 按 照 是 否 有 记 忆 功 能 通 常 可 分 为 两 类 ：组 合 逻 辑 电 路 、时 序 逻 辑 电路。、三态门的三种状态是指_0_、_1_、_高阻 _。、实现 A/D 转换的四个主要步骤是_采样 _、_保持 _、_量化 _、 _编码 _。、将十进制转换为二进制数、八进制数、十六进制数：精选学习资料 - - - - -
13、 - - - - 名师归纳总结 - - - - - - -第 4 页，共 16 页5 （25.6875D)（B)（O)5、寄存器分为_基本寄存器 _和_移位寄存器 _两种。6、半导体数码 显 示 器 的 内 部 接 法 有 两 种 形 式 ：共阳 极接 法 和 共阴 极接法 。7、与下图真值表相对应的逻辑门应是_与门 _ 输入A B 输出F 0 0 0 0 1 0 1 0 0 1 1 1 8、已知 L=A C + B C，则 L 的反函数为F=_。9、基本 RS 触发器，若现态为1， SR，则触发状态应为_1_。10、 （电子专业选作）ROM 的存储容量为1K8，则地址码为_10_位，数据线为
14、_8_位。B组：1、请将下列各数按从大到小的顺序依次排列：（246）8； （165）10； （10100111）2； （A4 ）16 （10100111）2 （246）8 （165）10 （ A4）16 2、逻辑函数有三种表达式：逻辑表达式、真值表、卡诺图。3、TTL 逻辑门电路的典型高电平值是3.6 V，典型低电平值是0.3 V。4、数据选择器是一种多个输入单个输出的中等规模器件。5、OC 门能实现“线与”逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用三态门。6、逻辑表达式为_BACABCF，它存在0 冒险。7、时序逻辑电路在某一时刻的状态不仅取决于这一时刻的输入状态，还与电路过去
15、的状态有关。8、触发器按逻辑功能可以分为RS 、D 、JK 、T 四种触发器。9、双稳态触发器电路具有两个稳态， 并能触发翻转的两大特性。10、模数转换电路包括采样、保持、量化和编码四个过程。C组：1、二进制（ 1110.101 ）2转换为十进制数为_14.625_ 。2、十六进制数（BE.6）16转换为二进制数为_(10111110.011)2_。3、F=ABCD+ABC+ABC+ABC =m(_7,10,11,12,13,14,15_)。4、F=AC+BD 的最小项表达式为_m (1,3,9,10,11,14,15)_。5 一 个 基 本 RS 触 发 器 在 正 常 工 作 时 ， 它
16、的 约 束 条 件 是R+S=1， 则 它 不 允 许 输 入S= 0且R=0的 信 号 。6555 定 时 器 的 最 后 数 码 为 555 的 是TTL产 品 ， 为 7555 的 是CMOS产 品 。7、TTL 与非门的多余输入端悬空时，相当于输入_高_电平。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 16 页6 8 数 字 电 路 按 照 是 否 有 记 忆 功 能 通 常 可 分 为 两 类 ：组 合 逻 辑 电 路、时 序 逻 辑 电 路。9 对 于 共 阳 接 法 的 发 光 二 极 管 数 码 显 示 器 ， 应
17、采 用低电 平 驱 动 的 七 段 显 示 译 码 器 。10、F=AB+C的对偶函数是_ F1=（A+B ） C_。D组：1、将（ 234）8按权展开为282+381+480。2、 （10110010. 1011）2=( 262.54 )8=( B2.B )163、逻辑函数F=A+B+CD 的反函数F= AB（C+D） 。4、逻辑函数通常有真值表、代数表达式、 卡诺图等描述形式。5、施 密 特 触 发 器 具 有回 差现 象 ， 又 称电 压 滞 后特 性 。6、在数字电路中，按逻辑功能的不同，可以分为逻辑电路和时序电路。7、消除冒险现象的方法有修改逻辑设计、 吸收法、取样法和 选择可靠编码
18、。8、触 发 器 有2个 稳 态 ， 存 储 8 位 二 进 制 信 息 要8个 触 发 器 。9、逻辑代数运算的优先顺序为非、与、或。10、寄 存 器 按 照 功 能 不 同 可 分 为 两 类 ：移 位寄 存 器 和数 码寄 存 器 。E组：1、数字信号的特点是在上和上都是不连续变化的，其高电平和低电平常用和来表示。2 、 请 将 下 列 各 数 按 从 大 到 小 的 顺 序 依 次 排 列 ：（ 123 ）8；（ 82 ）10；（ 1010100 ）2；（ 51 ）16： ，以上四个数中最小数的8421BCD 码为（）8421BCD。3、除去高、低电平两种输出状态外，三态门的第三态输出
19、称为状态。4、在555 定时器组成的脉冲电路中，脉冲产生电路有，脉冲整形电路有、， 其 中属于双稳态电路。5、存储容量为4K8 的 SRAM ，有根地址线， 有根数据线， 用其扩展成容量为16K16 的 SRAM需要片。6、实现 A/D 转换的四个主要步骤是_ _、_ _、 _ _和编码。1十进制9 用余 3 码表示为1100 。2 逻辑函数Y=A （B+C） ，其反函数 Y =CBA。对偶函数Y = A + BC 。3 OC 门在实际使用时必须在输出端外接负载电阻和电源。4.设计模值为30 的计数器至少需要5 级触发器。1 逻辑函数的描述有多种，下面B 描述是唯一的。A.逻辑函数表达式B.卡
20、诺图C.逻辑图D. 文字说明2 一只四输入与非门，使其输出为0 的输入变量取值组合有D 种。A.15 B.8 C.7 D.1 3. 可用来暂时存放数据的器件是B 。A.译码器B.寄存器C.全加器D.编码器4D 可用来自动产生矩形脉冲信号。A.施密特触发器B.单稳态触发器C.T 触发器D. 多谐振荡器5 单稳态触发器的主要用途是C 。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 16 页7 DCBADCABA.整形、延时、鉴幅B. 整形、鉴幅、定时C.延时、定时、整形D.延时、定时、存储一、填空题（每空1 分，共 20 分）1. 有一数
21、码10010011，作为自然二进制数时，它相当于十进制数（ 147 ） ，作为 8421BCD码时，它相当于十进制数（ 93 ） 。2. 三态门电路的输出有高电平、低电平和（高阻）3 种状态。3TTL 与非门多余的输入端应接（高电平或悬空）。4TTL 集成 JK 触发器正常工作时，其dR和dS端应接（高）电平。5. 已知某函数DCABDCABF，该函数的反函数F= 6. 如果对键盘上108 个符号进行二进制编码，则至少要（7）位二进制数码。7. 典型的 TTL 与非门电路使用的电路为电源电压为（5 ）V，其输出高电平为（3. 6 ）V，输出低电平为（0. 35）V， CMOS 电路的电源电压为
22、（318 ） V 。874LS138 是 3 线 8 线译码器，译码为输出低电平有效，若输入为A2A1A0=110 时，输出01234567YYYYYYYY应为（10111111 ） 。9将一个包含有32768 个基本存储单元的存储电路设计16 位为一个字节的ROM 。该 ROM 有（11 ）根地址线，有（16 ）根数据读出线。10. 两片中规模集成电路10 进制计数器串联后，最大计数容量为（100 ）位。11. 下图所示电路中，Y1（A B） ；Y2（A B + A B ） ；Y3（A B） 。12. 某计数器的输出波形如图1 所示，该计数器是（5 ）进制计数器。13驱动共阳极七段数码管的译
23、码器的输出电平为（低）有效。二、单项选择题1. 函数 F(A,B,C)=AB+BC+AC的最小项表达式为( A ) 。AF(A,B,C)= m（0， 2，4）B. (A,B,C)= m（ 3，5，6，7）A B Y1 Y2 Y3精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 16 页8 CF(A,B,C)= m（0，2，3，4）D. F(A,B,C)= m（2，4，6，7）28 线 3 线优先编码器的输入为I0I7，当优先级别最高的I7有效时，其输出012YYY?的值是（C ） 。A111 B. 010 C. 000 D. 101 3十
24、六路数据选择器的地址输入（选择控制）端有（C ）个。A16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011 后，其串行输入固定接0，在 4 个移位脉冲CP 作用下，四位数据的移位过程是（A） 。A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-0111 5已知 74LS138 译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出Y7 Y0是( C ) 。A. 11
25、111101 B. 10111111 C. 11110111 D. 111111116. 一只四输入端或非门，使其输出为1 的输入变量取值组合有( A )种。A15 B8 C7 D1 7. 随机存取存储器具有( A )功能。A.读/ 写 B.无读 /写 C.只读 D.只写8N个触发器可以构成最大计数长度（进制数）为( D )的计数器。 A.N B.2N C.N2 D.2N 9某计数器的状态转换图如下，其计数的容量为( B ) A 八 B. 五 C. 四 D. 三10已知某触发的特性表如下（A、B 为触发器的输入）其输出信号的逻辑表达式为( C )。ABQn+1说明0 0 Qn保持0 1 0 置
26、 0 1 0 1 置 1 1 1 Qn翻转A Qn+1A B. nn1nQAQAQ C. nn1nQBQAQ D. Qn+1 B 11 有一个4 位的D/A 转换器，设它的满刻度输出电压为10V，当输入数字量为1101 时，输出电压为（ A ） 。A 8.125V B.4V C. 6.25V D.9.375V 0000010110101111精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 16 页9 12函数 F=AB+BC ，使 F=1 的输入 ABC 组合为 ( D ) AABC=000 B ABC=010 CABC=101 D A
27、BC=110 13已知某电路的真值表如下，该电路的逻辑表达式为( C )。ACYB. ABCYCCABYDCCBYA B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 14四个触发器组成的环行计数器最多有( D)个有效状态。 A.4 B. 6 C. 8 D. 16 ( B ) 三、判断说明题1、逻辑变量的取值，比大。（）2、D/A 转换器的位数越多，能够分辨的最小输出电压变化量就越小（） 。3八路数据分配器的地址输入（选择控制）端有8 个。 （）4、因为逻辑表达式A+B+AB=A+B 成立
28、，所以AB=0成立。（）5、利 用 反 馈 归 零 法 获 得N 进 制 计 数 器 时 ， 若 为 异 步 置 零 方 式 ， 则 状 态SN 只 是 短 暂 的 过 渡状 态 ， 不 能 稳 定 而 是 立 刻 变 为 0 状 态 。 （）6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（）7. 约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0。（）8 时序电路不含有记忆功能的器件。（）9 计数器除了能对输入脉冲进行计数，还能作为分频器用。（）10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （）一、单项选择题（每
29、小题1 分，共 15 分）1一位十六进制数可以用多少位二进制数来表示？（C）A. B. C. D. 16 2以下电路中常用于总线应用的是（A）A. TSL 门B. OC 门C.漏 极 开 路 门D. CMOS 与 非 门精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页，共 16 页10 3 以 下 表 达 式 中 符 合 逻 辑 运 算 法 则 的 是 （D）A. C C= C2B. 1+1=10C. 01D. A+1= 14 T触发器的功能是（D）A 翻转、置“ 0” B. 保持、置“ 1”C. 置“ 1” 、置“ 0” D. 翻转、保持5
30、. 存 储 8 位 二 进 制 信 息 要 多 少 个 触 发 器 （ D）A. 2B. 3C. 4D. 86 多 谐 振 荡 器 可 产 生 的 波 形 是 （B）A. 正 弦 波B. 矩 形 脉 冲C. 三 角 波D. 锯 齿 波7 一 个16 选 一 的 数 据 选 择 器 ， 其 地 址 输 入 （ 选 择 控 制 输 入 ） 端 的 个数 是 （C）A. 1B. 2C. 4D. 168 引起组合逻辑电路中竟争与冒险的原因是（C）A.逻辑关系错； B.干扰信号； C.电路延时； D.电源不稳定。9同 步 计 数 器 和 异 步 计 数 器 比 较 ， 同 步 计 数 器 的 最 显 著
31、 优 点 是 （A）A. 工 作 速 度 高B. 触 发 器 利 用 率 高C. 电 路 简 单D. 不 受 时 钟CP 控 制10 N 个 触 发 器 可 以 构 成 能 寄 存 多 少 位 二 进 制 数 码 的 寄 存 器 ？ （B）A. N- 1B. NC. N+1D. 2N11 若 用JK 触 发 器 来 实 现 特 性 方 程ABQAQn1n， 则J K 端 的 方 程 应 为 （B）A. J =AB， K=BAB. J =AB， K=BAC. J =BA， K=ABD. J=BA， K=AB12一 个 无 符 号10 位 数 字 输 入 的DAC， 其 输 出 电 平 的 级 数
32、 是 （C）A. 4B. 10C. 1024D. 10013 要 构 成 容 量 为4K8 的 RAM ，需要多少片容量为2564 的 RAM ？（D）A. 2B. 4C. 8D. 3214随 机 存 取 存 储 器 RAM 中 的 内 容 ，当 电 源 断 掉 后 又 接 通 ，则 存 储 器 中 的 内 容 将 如 何 变 换 ？（C）A. 全 部 改 变B. 全 部 为1C. 不 确 定D. 保 持 不 变15 用 555 定时器构成单稳态触发器，其输出的脉宽为（B）A.0.7RC； B.1.1RC； C.1.4RC； D.1.8RC；二、多项选择题（每小题1 分，共 5 分）16以下代
33、码中，为无权码的是（C） （D） （） （）A. 8421BCD码 B. 5421BCD码 C.余三码 D. 格雷码17当三态门输出高阻状态时，以下说法正确的是（A） （B） （） （）A. 用电压表测量指针不动 B.相当于悬空C. 电压不高不低 D.测量电阻指针不动18已知 F=AB+BD+CDE+AD，下列结果正确的是哪几个？（A） （C） （） （）A. F=DBA B.F=DBA)(精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 16 页11 C. F=)(DBDAD. F=)(DBDA19欲 使J K 触 发 器 按 Qn
34、+ 1=Qn工 作 ， 可 使 JK 触 发 器 的 输 入 端 为 以 下 哪 几 种 情 况 ？ （A）（B） （D） （）A. J =K=0B. J = Q, K=QC. J =Q, K= QD. J =Q, K=020 关 于PROM 和 PAL的结构，以下叙述正确的是（A） （D） （） （）A. PROM 的 与 阵 列 固 定 ， 不 可 编 程B. PROM 与 阵 列 、 或 阵 列 均 不 可 编 程C. PAL 与 阵 列 、 或 阵 列 均 可 编 程D. PAL 的 与 阵 列 可 编 程三、判断改错题（每小题2 分，共 10 分）21. 数字电路中用“1”和“ 0”
35、分别表示两种状态, 二者无大小之分。 （ ）22. TTL与非门的多余输入端可以接固定高电平。（ ）23. 异或函数与同或函数在逻辑上互为反函数。（ ）24. D 触发器的特征方程Qn + 1= D， 而 与Qn无 关 ， 所 以 ， D 触 发 器 不 是 时 序 电 路 。 （ ）25. 移位寄存器 74LS194 可串行输入并行输出，但不能串行输入串行输出。（）四、填空题（每小题2 分，共 16 分）26二进制数（ 1011.1001）2转换为八进制数为13.41 ，转换为十六进制数为B9 。27数字电路按照是否具有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。28 已 知 逻 辑
36、 函 数F AB ， 它 的 与 非 - 与 非 表 达 式 为ABAB， 或 与 非 表 达 式 为()()ABAB。295 个变量可构成32 个最小项，变量的每一种取值可使1 个最小项的值为1。30在题 30 图所示可编程阵列逻辑（PAL）电路中， Y1=123234134124I I II I II I II I I，Y3=12II。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 11 页，共 16 页12 题 30 图31555 定时器构成的施密特触发器，若电源电压VCC12V，电压控制端经0.01 F 电容接地， 则上触发电平UT+8 V
37、 ，下触发电平UT4 V。32若 ROM 具有 10 条地址线和8 条数据线，则存储容量为1K8 比特，可以存储1024 个字节。33对于 JK 触发器，若KJ，则可完成T 触发器的逻辑功能；若KJ，则可完成D 触发器的逻辑功能。1对于逻辑问题表示方法中具有唯一性的是D。(A) 与- 或式 (B) 或- 与式 (C) 逻辑图 (D) 卡诺图2BABAF)(B。(A) A(B) BA(C)BA(D)BAA3CBAFC。(A) CBA(B) CBA(C)CBA(D)CBA4边沿式 D 触发器是一种C稳态电路。(A) 无 (B) 单 (C) 双 (D) 多5L= AB+C 的对偶式为 _B_ 。(A
38、) A+BC (B) (A+B)C (C) A+B+C (D) ABC 6将 D触发器改造成 T触发器，图 1 所示电路中的虚线框内应是_ D_。 (A) 或非门 (B) 与非门 (C) 异或门 (D) 同或门图 1 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 12 页，共 16 页13 7. 标准与 - 或式是由 _B_构成的逻辑表达式。(A) 与项相或 (B) 最小项相或 (C) 最大项相与 (D) 或项相与8与十进制数（ 53.5 ）10等值的数或代码为B。(A) (101011.101)8421BCD (B) (35.8)16 (C)
39、(110101.01)2 (D) (65.1)8 9某 D/A 转换器满刻度输出电压为10V，要求1mV的分辨率，其输入数字量位数至少为B位。 (A) 13 (B) 14 (C) 15 (D) 16 10在下面图 2 所示中能实现逻辑状态输出nnQQ1的电路为 A ；（）（）（）（）图 2 11一个 12K 8 位存储系统，需要地址线数为多少？需要2K 4 位存储器芯片数为多少? 应选择C。(A) 地址线 13，芯片数 6； (B) 地址线 10，芯片数 6；(C) 地址线 14，芯片数 12； (D) 地址线 13，芯片数 12 。12. 以下四种转换器，B是 A/D转换器且转换速度最高。(
40、A) 逐次逼近型 (B) 并联比较型(C) 双积分型 (D) 施密特触发器试卷一一、 （20 分）选择填空。1十进制数3.625 的二进制数和8421BCD 码分别为（B ）A 11.11 和 11.001 B11.101 和 0011.011000100101 C11.01 和 11.011000100101 D 11.101 和 11.101 2下列几种说法中错误的是（D ）A任何逻辑函数都可以用卡诺图表示。B逻辑函数的卡诺图是唯一的。C同一个卡诺图化简结果可能不是唯一的。D卡诺图中1 的个数和0 的个数相同。3和 TTL 电路相比， CMOS 电路最突出的优点在于（D ）A可靠性高B抗干
41、扰能力强C速度快D功耗低4为了把串行输入的数据转换为并行输出的数据，可以使用（B ）A寄存器B移位寄存器C计数器D存储器5单稳态触发器的输出脉冲的宽度取决于（C ）A触发脉冲的宽度B触发脉冲的幅度C电路本身的电容、电阻的参数D电源电压的数值6为了提高多谐振荡器频率的稳定性，最有效的方法是（C ）A提高电容、电阻的精度B提高电源的稳定度C采用石英晶体振荡器C保持环境温度不变精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 13 页，共 16 页14 7已知时钟脉冲频率为fcp，欲得到频率为0.2fcp的矩形波应采用（A ）A五进制计数器B五位二进制计数
42、器C单稳态触发器C多谐振荡器8在图 1-8 用 555 定时器组成的施密特触发电路中，它的回差电压等于（B ）A5V B2V C4V D 3V I+5V 8 4 1 5 6 2 3 555 （1）+4V 图 1-8试卷二一、 （18 分）选择填空题1. 用卡诺图法化简函数F(ABCD)=m(0,2,3,4,6,11,12)+d(8,9,10,13,14,15)得最简与 - 或式 _c_。A. BCBF B. CBDAFC. CBDF D. ABCDF2. 逻辑函数F1、F2、F3的卡诺图如图1-2 所示，他们之间的逻辑关系是 b, 。AF3=F1?F2BF3=F1+F2CF2=F1?F3DF2
43、=F1+F3 1 1 1 C F100 01 11 10 0 1 AB 1 1 1 1 C F200 01 11 10 0 1 AB 1 1 1 1 1 C F300 01 11 10 0 1 AB 图 1-2 3. 八选一数据选择器74151 组成的电路如图1-3 所示，则输出函数为（ c ） 。ABCCABAL BBCACABLCBCCAABL DCBCAABL图 1-34. 图 1-4 所示电路中，能完成Qn+1=nQ逻辑功能的电路是（ b ）图 1-4 1D Q Q C1 B 1J Q Q 1K A 1 1J Q Q 1K C1 C 0 1J Q Q 1K C1 0 0 D 0 1 L
44、74HC151 D0 D1 D2 D3 D4 D5 D6 D7E S2S1S0Y CBA精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 14 页，共 16 页15 5. D/A转换电路如图1-5 所示。电路的输出电压0等于（ b ）A. 4.5V B. -4.5V C. 4.25V D. -8.25V VDD RF IOUT1 IOUT2 8VAD7533+D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 O 0 0 00 0 010 01图 1-56. 用 1K4 位的 DRAM 设计 4K8 位的存储器的系统需要的芯片数和地址线的根数
45、是（ c ）A. 16 片， 10 根 B. 8片， 10 根C. 8 片， 12 根 D. 16片， 12 根7. 某逻辑门的输入端A、B 和输出端F 的波形图1-7 所示， F 与 A、B 的逻辑关系是：b A. 与非； B. 同或； C.异或； D. 或。A B F 图1-7一、选择，填空题（16 分）1卡诺图如图1-1 所示，电路描述的逻辑表达式F = D 。ADCDADBBCACBBACBC+AD+BDDABCDAB图 1-1 2在下列逻辑部件中，不属于组合逻辑部件的是D 。A译码器B编码器C全加器D寄存器3八路数据选择器，其地址输入端（选择控制端）有C 个。A8 个B2 个C3 个
46、D4 个4为将 D 触发器转换为T 触发器，图9.4.2 所示电路的虚线框内应是D 。A或非门B与非门C异或门D同或门图 1-2 5一位十进制计数器至少需要B 个触发器。A3 B 4 C5 D10 6有一 A/D 转换器， 其输入和输出有理想的线性关系。当分别输入0V 和 5V 电压时， 输出的数字量为00H 和 FFH，可求得当输入2V 电压时，电路输出的数字量为C A80H B67H C66H D 5FH 7容量是512K 8 的存储器共有B 0 0 1 0 1 1 1 1 0 1 1 1 1 1 D AB C F D T CP Q 精选学习资料 - - - - - - - - - 名师归
47、纳总结 - - - - - - -第 15 页，共 16 页16 A512 根地址线， 8 根数据线B19 根地址线， 8 根数据线C17 根地址线， 8 根数据线D 8 根地址线， 19 根数据线。8在双积分A/D 转换器中，输入电压在取样时间T1内的平均值VI与参考电压VREF应满足的条件是_B_。A|VI| |VREF| B|VI| |VREF| C|VI|=|VREF| D无任何要求试卷七一、选择题（每小题2 分，共 16 分）6TTL 与非门在电路中使用时，多余输入端的处理一般是（c ） 。a. 悬空b. 通过一合适电阻接地c. 通过一合适电阻接电源7欲用两输入与非门构成一个二十进制译码器，最少要用（d ）两输入与非门。a. 16 b. 20 c. 28 d. 44 8 用六管静态存储单元构成1024bit 的 RAM ， 如果输出为Y1Y2， 则地址为（b ） ， MOS 管的个数为 （e ） 。a. A0 A7b. A0 A8c. A0 A9d. 4096 e. 6144 f. 8192 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 16 页，共 16 页