《2022年第五讲基本的二进制加法减法器 .pdf》由会员分享，可在线阅读，更多相关《2022年第五讲基本的二进制加法减法器 .pdf（5页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第五讲基本的二进制加法/减法器本讲内容：1 一位全加器的设计与实现2 N位行波进位加法/ 减法器3 十进制加法器的实现1. 一位全加器的设计与实现设加法器的输入端为xi和 yi，进位输入端为ci，结果输出端为zi，进位输出端为ci+1，则一位加法器的真值表如下表所示。20 输入输出x0 y0 cici+1 zi0 0 0 0 0 0 0 1 0 1 1 0 0 0 1 1 0 1 1 0 0 1 0 0 1 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 第 i 位加减法电路的输入输出关系可表示为精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - -
2、 -第 1 页，共 5 页同一套加法器电路，可以完成 x+y 补和 x-y补的运算， 实现过程中的差别仅表现在加法时y 用其原值， 而减法时对y 求一次补。 求补的操作就是在按位求反的基础上最低位再加上1，结果得到 -y补。求补操作可以通过在输入端增加一个反相输入实现，加 1 操作可通过在最低位上设置进位输入信号为1 来实现。这样改进的加法器电路ALU如下图所示。在上图所示的具有加减法功能的电路中增加了一个信号M，用于控制加减法运算。当M=0时得到上述相同的全加器公式：当M=1时得到求差公式：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，
3、共 5 页2、N位行波进位加法 / 减法器n 个 1 位的全加器 (FA) 可级联成一个n 位的行波进位加减器。M为方式控制输入线, 当 M 0时, 作加法 (AB)运算； 当 M 1 时, 作减法 (AB)运算 , 在后一种情况下,AB运算转化成 A补 B补运算 , 求补过程由B 1 来实现。因此 , 图中最右边的全加器的起始进位输入端被连接到功能方式线M上, 作减法时M 1, 相当于在加法器的最低位上加1。另外 , 图中左边还表示出单符号位法的溢出检测逻辑；当 CnCn1 时, 运算无溢出； 而当 Cn Cn 1 时,运算有溢出 , 经异或门产生溢出信号。对一位全加器(FA) 来说 ,Si
4、 的时间延迟为6T(每级异或门延迟3T),Ci 1 的时间延迟为5T, 其中 T被定义为相应于单级逻辑电路的单位门延迟。T通常采用一个“与非”门或一个“或非”门的时间延迟来作为度量单位。现在我们计算一个n 位的行波进位加法器的时间延迟。假如采用图2.2(a) 所示的一位全加器并考虑溢出检测, 那么 n 位行波进位加法器的延迟时间ta 为ta n2T 9T(2n 9)T (2.22) 9T 为最低位上的两极“异或”门再加上溢出“异或”门的总时间,2T 为每级进位链的延迟时间。当不考虑溢出检测时，有ta (n- 1)2T 9T (2.23) ta 意味着加法器的输入端输入加数和被加数后, 在最坏情
5、况下加法器输出端得到稳定的求和输出所需的最长时间。显然这个时间越小越好。注意, 加数、被加数、进位与和数都是用电平来表示的,因此 , 所谓稳定的求和输出, 就是指稳定的电平输出精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 5 页3. 十进制加法器十进制加法器可由BCD码( 二十进制码 ) 来设计 , 它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现, 该校正逻辑可将二进制的“和”改变成所要求的十进制格式。n位 BCD码行波式进位加法器的一般结构如图2.3(a) 所示 , 它由n级组成 , 每一级将一对4 位的 BCD数字相加
6、, 并通过一位进位线与其相邻级连接。而每一位十进制数字的BCD加法器单元的逻辑结构示于图2.3(b) 。图 2.3 十进制加法器在十进制运算时, 当相加二数之和大于9 时, 便产生进位。 可是用 BCD码完成十进制数运算时 , 当和数大于9 时, 必须对和数进行加6 修正。这是因为 , 采用 BCD码后 , 在二数相加的和数小于等于9 时, 十进制运算的结果是正确的；而当相加的和数大于9 时, 结果不正确 , 必须加 6 修正后才能得出正确的结果。因此,当第一次近似求值时, 可将它看成每一级是一个4位二进制加法器来执行, 就好像i和i是普通 4 位二进制数一样。设 Si代表这样得到的4位二进制
7、数和 ,Ci 1为输出进位 , 而 Si代表正确的BCD和,Ci 1代表正确的进位, 那么当ii Ci10 时 , 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 5 页SiSi当 XiYiCi10 时, SiSi6显然 , 当 Ci 11 或 Si10 时, 输出进位Ci 11。因此 , 可利用 Ci 1的状态来产生所要求的校正因子 :Ci 11 时校正因子为6;Ci 1 0时校正因子为0。在图 2.3(b) 中,4 位行波式进位的二进制加法器计算出和Si,然后 Si经过第二级二进制加法器加上0 或 6, 则产生最终结果 Si。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 5 页