《数字电子技术基础第五版期末考试题.(18页).doc》由会员分享，可在线阅读，更多相关《数字电子技术基础第五版期末考试题.(18页).doc（19页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、-数字电子技术基础第五版期末考试题.-第 19 页复习题一 选择题： 1下列各式中哪个是四变量A、B、C、D的最小项？（ ）aABC bABC cABCD dACD2组合逻辑电路的分析是指（ ）。a已知逻辑要求，求解逻辑表达式并画逻辑图的过程 b已知逻辑要求，列真值表的过程 c已知逻辑图，求解逻辑功能的过程3正逻辑是指（ ）。a高电平用“1”表示，低电平用“0”表示 b高电平用“0”表示，低电平用“1”表示 c高电平、低电平均用“1”或“0”表示4寄存器、计数器属于（ ）。a组合逻辑电路 b时序逻辑电路 c数模转换电路5全加器是指（ ）的二进制加法器。a两个同位的二进制数相加 b两个二进制数相
2、加 c两个同位的二进制数及来自低位的进位三者相加64选1数据选择器的输出表达式YA1A0 D0A1A0D1A1A0 D2A1A0D3，若用该数据选择器实现YA1，则D0D3的取值为（ ）。aD0 D11，D2D30 bD0 D30，D1D21 cD0 D1D2D317JK触发器用做 触发器时，输入端J、K的正确接法是（ ）。aJK bJ=K0 cJK18按触发信号触发方式的不同来分，触发器有（ ）。aSR、JK、D、T、T 五类 bTTL、CMOS两类 c电平触发、脉冲触发、边沿触发三类9经过有限个CLK，可由任意一个无效状态进入有效状态的计数器是（ ）自启动的计数器。a不能 b能 c不一定能
3、10在二进制算术运算中1+1=（ ）。a1 b0 c2113线8线译码器处于译码状态时，当输入A2A1A0=001时，输出=（ ）。a11101111 b10111111 c1111110112时序电路输出状态的改变（ ）。a仅与该时刻输入信号的状态有关 b仅与时序电路的原状态有关 c与a、b皆有关13已知F(ABCCD)，可以确定使F0的情况是（ ）。aA0，BC1 bB1，C1 cC1，D0 dBC1，D114一只四输入端与非门，使其输出为0的输入变量取值组合有（ ）种。a15 b8 c7 d115T触发器，在T=1时，加上时钟脉冲，则触发器（ ）。a保持原态 b置0 c置1 d.翻转16
4、采用集电极开路的OC门主要解决了（ ）。aTTL门不能相“与”的问题 bTTL门的输出端不能“线与”的问题 cTTL门的输出端不能相“或”的问题17D/A转换器能够将数字信号转变成（ ）。a正弦信号 b数字信号 c模拟信号18电路如图所示，这是由555定时器构成的：（ ）a 多谐振荡器 b 单稳态触c施密特触发器 19多谐振荡器可产生( )a正弦波 b矩形脉冲 c三角波 20随机存取存储器具有()功能a读/写 b只读 c只写二、填空题： 1已知Y=A(B+C)+CD，则Y= _ _。2完成数制间的转换：(F A)16=( )2=（ ）8421BCD。3二进制加法计数器从0计数到十进制数25时，
5、需要_个触发器构成，有_个无效状态。4半导体存储器的种类很多，从制作工艺上可以分为_和_两大类。5_和_是衡量A/D转换器和D/A转换器性能优劣的主要标志。三、化简下列逻辑函数： 1F=AC+BC +AB(公式法)2F(A,B,C,D)(卡诺图法)3FABC + ABD + CD + AB C + ACD+ACD(卡诺图法)4F= ABCD+ ABD + ACD(公式法)四分析与设计： 1写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。 2在下图所示边沿D触发器中，已知CLK、D的波形，试画出Q、Q 的波形，设触发器的初始状态为0。 3用与非门设计四人表决电路，当四人中有三人或三人以上赞
6、成时表示通过，其余情况时表示否决。 4分析下图所示电路的逻辑功能。（设初始状态为000） (1)驱动方程(2)状态方程：(3)输出方程：(4)状态转换表：(5)状态转换图 (6)电路功能：5用二进制计数器74LS161及适当门电路构成六进制计数器画出状态转换图及逻辑连线图。（设初始状态为0000） 附：部分答案 一. 选择题： 1. c 2. c 3. a 4. b 5. c 6. a 7. c 8. c 9. b 10. b 11. c 12. b 13. d 14.d 15. d 16. b 17. c 18. b 19. b 20. a二. 填空题：1. Y=(A+BC)(C+D)=AC
7、+BC+AD 2. 11111010 100101000 3. 5 64. 双极型 MOS型 5. 转换精度 转换速度三. 化简：（每题4分，共16分）四. 分析与设计：1. 解：功能: 同或或检偶电路(2分)2. 解：3. 解：)4. ： (6). 电路功能：它是一个同步的五进制的可以自启动的加法计数器。 5：二 选择题： 1下列各式中哪个是三变量A、B、C的最小项？（ ）aABC bAABC cABC2组合逻辑电路的设计是指（ ）。a已知逻辑要求，求解逻辑表达式并画逻辑图的过程 b已知逻辑要求，列真值表的过程 c已知逻辑图，求解逻辑功能的过程3当TTL与非门的输入端通过一个小于700欧姆的
8、电阻接地时相当于输入为（ ）。a逻辑1 b逻辑0 c不确定4在二进制的逻辑运算中，1+1（ ）。a0 b1 c2 5半加器是指（ ）的二进制加法器。a两个同位的二进制数相加 b两个二进制数相加 c两个同位的二进制数及来自低位的进位三者相加64选1数据选择器的输出表达式YA1A0 D0A1A0D1A1A0 D2A1A0D3，若用该数据选择器实现YA1，则D0D3的取值为（ ）。aD0 D11，D2D30 bD0 D30，D1D21 cD0 D10，D2D317JK触发器的特性方程是（ ）。aQ*KQJQ bQ*JQKQ cQ*JQKQ8D触发器用做T 触发器时，输入端D的正确接法是（ ）。aDQ
9、 bD=Q cD19按逻辑功能的不同来分，触发器有（ ）。aSR、JK、D、T、T 五类 bTTL、CMOS两类 c电平触发、脉冲触发、边沿触发三类10一个四位二进制的加法计数器，由0000状态开始，经过28个时钟脉冲后，此计数器的状态为（ ）。a1011 b1100 c110111不属于时序逻辑电路的是（ ）。a寄存器 b编码器 c计数器123线8线译码器处于译码状态时，当输入A2A1A0=101时，输出=（ ）。a11101111 b10111111 c1111110113时序电路输出状态的改变（ ）。a仅与该时刻输入信号的状态有关 b仅与时序电路的原状态有关 c与a、b皆有关14已知F(
10、ABCCD)，可以确定使F0的情况是（ ）。aA0，BC1 bB1，C1 cC1，D0 dBC1，D115一只四输入端与非门，使其输出为1的输入变量取值组合有（ ）种。a15 b8 c7 d116采用集电极开路的OC门主要解决了（ ）。aTTL门不能相“与”的问题 bTTL门的输出端不能“线与”的问题 cTTL门的输出端不能相“或”的问题17A/D转换器能够将模拟信号转变成（ ）。a正弦信号 b数字信号 c模拟信号18电路如图所示，这是由555定时器构成的：（ ）a 多谐振荡器 b 单稳态触c施密特触发器 19多谐振荡器可产生( )a正弦波 b矩形脉冲 c三角波20随机存取存储器具有()功能a
11、读/写 b只读 c只写二、填空题： 1已知Y=(AB+C) +D) +C，则Y= _ _。2完成数制间的转换：(A8)16=( )2=（ ）8421BCD。3二进制加法计数器从0计数到十进制24时，需要_个触发器构成，有_个无效状态。4半导体存储器的种类很多，从制作工艺上可以分为_和_两大类。5_和_是衡量A/D转换器和D/A转换器性能优劣的主要标志。三、化简下列逻辑函数： 1F(A,B,C,D)(卡诺图法)2F(A,B,C,D)(卡诺图法)3FABCD+ ABD + ACD(公式法)4F=AC+ABC+ACD+CD(公式法)四分析与设计： 1写出右图所示电路输出信号Y的逻辑表达式，并说明其功
12、能。 2在下图所示边沿JK触发器中，已知CLK、J、K的波形，试画出Q、Q 的波形，设触发器的初始状态为0。 3用8选1数据选择器74HC151产生逻辑函数ZA C DA B C DBCBC D。 4用二进制计数器74LS161及适当门电路构成十一进制计数器画出状态转换图及逻辑连线图。（设初始状态为0000）5分析下图所示电路的逻辑功能。（设初始状态为000） (1)驱动方程： (2)状态方程、 (3)输出方程：(4)状态转换表： (5)状态转换图：(6)电路功能附：部分答案选择题：1. c 2. a 3. b 4. b 5. a 6. c 7. c 8. b 9. a 10. b 11. b
13、 12. a 13. c 14.d 15. a 16. b 17. b 18. b 19. b 20. a二. 填空题：(每题2分，共10分)1. Y=(A+B)C ) D) C2. 10101000 101101000 3. 5 7 4. 双极型 MOS型 5. 转换精度 转换速度三. 化简： 四. 分析与设计： 1.功能: 同或或检偶电路2.3. 解：4. 解：5. 解： (6) 说明这个电路的逻辑功能：这个电路是一个可控计数器。当A0时，是一个加法计数器，在时钟信号连续作用下，Q2Q1的数值从00到11递增。当A1时，是一个减法计数器，在时钟信号连续作用下，Q2Q1的数值从11到00递减
14、。三 选择题： 1下列各式中哪个是四变量A、B、C、D的最小项？（ ）aABCD bABC cABD dABC D2组合逻辑电路的设计是指（ ）。a已知逻辑要求，求解逻辑表达式并画逻辑图的过程 b已知逻辑要求，列真值表的过程 c已知逻辑图，求解逻辑功能的过程3负逻辑是指（ ）。a高电平用“1”表示，低电平用“0”表示 b高电平用“0”表示，低电平用“1”表示 c高电平、低电平均用“1”或“0”表示4寄存器属于（ ）。a时序逻辑电路 b组合逻辑电路 c数模转换电路5半加器是指（ ）的二进制加法器。a两个同位的二进制数相加 b两个二进制数相加 c两个同位的二进制数及来自低位的进位三者相加64选1数
15、据选择器的输出表达式YA1A0 D0A1A0D1A1A0 D2A1A0D3，若用该数据选择器实现YA1，则D0D3的取值为（ ）。aD0 D11，D2D30 bD0 D30，D1D21 cD0 D1D2D317D触发器的特性方程是（ ）。aQ*DQ bQ*DQ cQ*D8JK触发器用做T触发器时，输入端J、K的正确接法是（ ）。aJK=T bJ=K0 cJK19按触发器逻辑功能的不同来分，触发器有（ ）。aSR、JK、D、T、T 五类 bTTL、CMOS两类 c电平触发、脉冲触发、边沿触发三类10TTL与非门悬空时相当于输入为（ ）。a逻辑1 b逻辑0 c不能确定11多谐振荡器能产生（ ）。a
16、正弦波 b脉冲波 c三角波12三位二进制译码器，其输出端共有（ ）。a4 b3 c813一个四位二进制的加法计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为（ ）。a1000 b1001 c101014在二进制的逻辑运算中，1+1（ ）。a0 b1 c2 15一只三输入端与非门，使其输出为0的输入变量取值组合有（ ）种。a15 b8 c7 d116下列说法不正确的是（ ）。a编码器是组合逻辑电路 b单稳态触发器有两个稳定状态 c计数器是组合逻辑电路 d寄存器是时序逻辑电路 17采用集电极开路的OC门主要解决了（ ）。aTTL门不能相“与”的问题 bTTL门的输出端不能“线与”
17、的问题 cTTL门的输出端不能相“或”的问题18A/D转换器能够将模拟信号转变成（ ）。a正弦信号 b数字信号 c模拟信号d脉冲信号19电路如图所示，这是由555定时器构成的：（ ）a 多谐振荡器 b 单稳态触发器b施密特触发器 20随机存取存储器具有()功能a读/写 b只读 c只写二、填空题： 1已知Y=AB+(C+D) ，则YD= _ _。2完成数制间的转换：(AF)16=( )2=（ ）8421BCD。3二进制加法计数器从0计数到十进制数27时，需要_个触发器构成，有_个无效状态。4半导体存储器的种类很多，从制作工艺上可以分为_和_两大类。5_和_是衡量A/D转换器和D/A转换器性能优劣
18、的主要标志。三、化简下列逻辑函数： 1F(A,B,C,D)(卡诺图法)2F(A,B,C,D)(卡诺图法)3F=AC+BC +AB(公式法)4F=AC+ABC+ACD+CD(公式法)四分析与设计： 1写出右图所示电路输出信号Y1、Y2的逻辑表达式，列出真值表，并说明电路完成什么逻辑功能。 CC 2在下图所示边沿T触发器中，已知CLK、T的波形，试画出Q、Q 的波形，设触发器的初始状态为0。 （8分）3用二进制译码器74LS138三人表决电路。 4用二进制计数器74LS161及适当门电路构成九进制计数器画出状态转换图及逻辑连线图。（设初始状态为0000） 5分析下图所示电路的逻辑功能(设初始状态为
19、000)。 (1)驱动方程 (2)状态方程： (3)状态转换表： (4)状态转换表 (5)状态转换图：(6)说明这个电路的逻辑功能附：部分答案一. 选择题：(每题1.5分，共30分)1. d 2. a 3. b 4. a 5. a 6. a 7. c 8. a 9. a 10. a 11. b 12. c 13. b 14. b 15. d 16. c 17. b 18. b 19. b 20. a二. 填空题：(每题2分，共10分)1. YD=(A+B).(CD) 2. 10101111 101110101 3. 5 44. 双极型 MOS型5. 转换精度 转换速度三. 化简：（每题4分，共
20、16分）四. 分析与设计：（共44分）1. 电路功能为:完成全加器的逻辑功能，A、B分别是加数和被加数，C是来自低位的进位，Y1是和，Y2是向高位的进位。2. 3. 解：4. 解：十一进制计数器，状态从00001010共11个有效状态5. 解： (6) 逻辑功能：这个电路是一个同步的能自启动的七进制的加法计数器。一选择题（每小题1.5分）第一章：1.正逻辑是指（ A ）A.高电平用“1”表示，低电平用“0”表示 B.高电平用“0”表示，低电平用“1”表示 C.高电平、低电平均用“1”或“0”表示2.8421BCD码01100010表示十进制数为（ C ） A.15 B.98 C.62 D.42
21、3. 若1101是2421BCD码的一组代码，则它对应的十进制数是(C)A.9B.8C.7D.64.十进制数8对应的余3码为（ B ）A.1000B.1011C.1110D.11015.一个6位二进制数能表示最大的十进制数是（D ）A.16B.64C.30D.326.将100份文件顺序编码，如果采用二进制，最少需要( C )位A.5 B.6 C.7 D.87. 压缩BCD码12H表示( A)A.12 B.+12 C.18 D.+188. 带符号位二进制数10011010的反码是（ A ）。 A. 11100101 B. 10011010 C. 10011011 D. 111001109. 十进
22、制数5对应的余3码是（ B ）。 A. 0101 B. 1000 C. 1010 D. 110010. 二进制代码1011对应的格雷码是（C ）。 A. 1011 B. 1010 C. 1110 D. 0001第二章：1. 下列各式中哪个是四变量A、B、C、D的最小项？（C ）A.ABC B.ABCC.ABCDD.ACD2. AB+C+(D )AB+CA.AB.CC.ACD.BC3. F=A（+B）+B（B+C+D）=( A )A.B B.A+BC.1D.C4.AB+A在四变量卡诺图中有( C )个小格是“1”。A. 13 B. 12 C. 6 D. 55. A101101=( A )。A.
23、A B. C. 0 D. 16. F(A，B，C)的任意两个最小项之积=( A )A. 0 B. 1 C. D. ABC7.已知函数F1=(AB)C+AB,F2=AB+AC+BC；试问F1与F2的关系是（ D ）A.相等 B.反演 C.对偶 D.不相关8. 下列逻辑等式中不成立的是( C )A=B.= C.+AB=A+BD.A+AB=A9. 某函数卡诺图中有4个“1”几何相邻，合并成一项可消去( B )个变量。A. 1 B. 2 C. 3 D. 410. 下列各式中哪个是四变量A、B、C、D的最大项？（B ）A. B. C. D. 11. （ A ）A. B. C. D. 12. F(A，B，
24、C)的任意两个最大项之和=( A )A. 0 B. 1 C. D. 13. 下列函数中等于 A的是( D )A.A+1B.A+AC.A+ABD. A（A+B）14.在逻辑代数的加法运算中：1+1=( A )A.10B.2C.1D.015. 指出下列说法那一个不是组合逻辑函数的表示方法是( C )A.真值表B.逻辑表达式C.卡诺图D.状态图和时序波形图16.二输入异或门的逻辑函数表达式为( B )A.Y(A,B)=ABB.Y(A,B)=ABC.Y(A,B)=A+BD.Y(A,B)=(AB)17. 下列函数中等于 AB的是( D )A.(A+B)A B.(A+1)B C.B+AB D.A(AB)1
25、8. 下列函数中等于1的是( D )A.A0 B. A1 C. AA D .AA19. 三变量A、B、C的最小项中表示m5的是哪项（ D ）A.ABC B.ABC C.ABC D.ABC20. 三变量A、B、C的最小项中跟ABC不相邻的是哪项（ D ）A.ABC B.ABC C.ABC D.ABC21. A=1,B=0时，以下运算结果为0的是 （B ）A.(AB) B.(A+B) C.AB D.AB22. 以下公式不正确的是（ C ）A.AB=BA B.(AB)=A+B C.A+AB=A+B D.AB+AC+BC=AB+AC23. 以下常用公式不正确的是（C ）A.A(A+B)=A B.A(A
26、B)=AB C.A(AB)=A D.A+AB=B24. A1（ C ）。 A. B. 1 C. D. 025. 含有A、B、C、D四个逻辑变量的函数Y=A+B+D中所含最小项的个数是（ C ）。 A. 3 B. 8 C. 14 D. 1626. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ B ）位。 A. 3 B. 10 C. 1024 D. 60027. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ B ）位。 A. 3 B. 4 C. 10 D. 75第三章:1.当TTL与非门的输入端悬空时相当于输入为( )A.逻辑0B.逻辑1C.不确定D.0.5V2.
27、在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有()结构，否则会产生数据冲突。A.集电极开路 B.三态门 C.灌电流 D.拉电流3.采用集电极开路的OC门主要解决了（ ）A.TTL门不能相“与”的问题B.TTL门的输出端不能“线与”的问题C.TTL门的输出端不能相“或”的问题4.以下能正确得到TTL噪声容限的等式是( )A. UNH=UOHmin-UIHmax B. UNH=UOHmax-UIHminC. UNH=UILmin-UOLmin D. UNH=UILmax-UOlmax5.将TTL与非门作非门使用，则多余输入端应做( )处理A.全部接高电平B.部
28、分接高电平，部分接地C.全部接地D.部分接地，部分悬空6.某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其低电平噪声容限UNL=( )A.0.4VB.0.6VC.0.3VD.1.2V7.数电中MOS管的导通条件是（ ）A.源极为高电平B. 栅极为高电平C.漏极为高电平8.数电中三极管的导通条件是（ ）A.基极为高电平B. 集电极为高电平C.发射极为高电平9. 以下器件不可做开关元件的是（ ）A. 二极管 B.三极管 C.场效应管 D.可变电阻10. 三极管的三个
29、电极不包括（ ）A.基极 B.集电极 C.漏极 D.发射极11. 场效应管的三个电极不包括（ ）A. 栅极 B.源极 C.基极 D.漏极12. 二极管的基本特性是（ ）A.单向导电 B.有两个电极 C.可发光 D.可导电13. 三极管CE间导电性最好是工作于（ ）A.截止区 B.饱和区 C.放大区 14. 场效应管DS间导电性最强是工作于（ ）A.截止区 B.可变电阻区 C.恒流区15. 下列哪个特点不属于CMOS传输门？（ ） A. CMOS传输门属于双向器件。 B. CMOS的输入端和输出端可以互易使用。C. CMOS传输门很容易将输入的高、低电平V变换为输出的高、低电平V。16. 晶体三
30、极管是（ ），场效应管是（ ）。 A. 电压控制器件 B. 电流控制器件 C. 其它物理量控制器件17. 如果将与非门当作反相器使用，各输入端应如何连接？ （ ） A. 与非门的一个输入端当作反相器的输入端，其它输入端都接高电平B. 与非门的一个输入端当作反相器的输入端，其它输入端都接低电平C. 与非门的一个输入端当作反相器的输出端，其它输入端都接高电平D. 与非门的一个输入端当作反相器的输出端，其它输入端都接低电平18. 下列哪种门电路不能实现数据的双向传输？ （ ） A. OD门 B. CMOS传输门 C. 三态门19. 如果将异或门当作反相器使用，各输入端应如何连接？ （ ）A. 异或门
31、的一个输入端当作反相器的输入端，另一个输入端都接高电平B. 异或门的一个输入端当作反相器的输入端，另一个输入端都接低电平C. 异或门的一个输入端当作反相器的输出端，另一个输入端都接高电平D. 异或门的一个输入端当作反相器的输出端，另一个输入端都接低电平第四章:1.编码电路和译码电路中，（ ）电路的输入是二进制代码A.编码 B.译码 C.编码和译码2.组合逻辑电路输出状态的改变（ ）A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关 C.与A、B皆有关3.16位输入的二进制编码器，其输出端有( )位A. 256 B. 128 C. 4 D. 34.对于四位二进制译码器，其相应的输出端
32、共有()A.4个 B. 16个 C. 8个 D. 10个5.在下列逻辑电路中，不是组合逻辑电路的有()A.译码器 B.编码器 C.全加器 D.寄存器6.用四选一数据选择器实现函数Y=，应使（ ）A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=07.对于输出低电平有效的24线译码器来说要实现，Y=的功能，应外加( )A.或门 B.与门C.或非门 D.与非门8.两片8-3线优先编码器(74148)可扩展成( )线优先编码器。A. 16-4 B. 10-5 C. 16-8 D. 10-89.两片3-8线译码器(
33、74138)可扩展成( )线译码器。A. 4-16 B. 5-10 C. 8-16 D.8-1010.3线-8线译码器74LS138处于译码状态时，当输入A2A1A0=001时，输出A.11101111B.10111111C.11111101D.1111001111.对于三位二进制译码器，其相应的输出端共有()A.4个 B. 16个 C. 8个 D. 10个12.3线-8线译码器74LS138处于译码状态时，当输入A2A1A0=110时，输出A.11011111B.10111111C.11111101D.1111001113.具有3条地址输入线的选择器含（ ）条数据输入线。A.4B.8C.12
34、D.1614.八选一数据选择器74LS151的地址线为011时，输出Y=（ ）A.0B.1C. D. 15.显示译码器7448的输入为0101时，输出（ ）A.1111110B.1101101C.1110000D.101101116.1位半加器的输入和输出分别为（ ）A. 和B. 和C. 和17.半加器的求和的逻辑关系是（ ）A.与非B.或非C.与或非D.异或18.优先编码器74LS148输入为 ，输出为 、 、 。当使能输入 ， ,时，输出 应为（ ）A.001B.010C.110D.01119.显示译码器7448灯测试输入脚LT=0执行的功能是（ ）A.全部点亮B.全部熄灭C.逐个点亮D.
35、熄灭掉该位的020.在下列逻辑电路中，不是组合逻辑电路的有（ ）A.译码器B.数据选择器C.计数器D.数值比较器21. 能起到多路开关作用的是（ ）A.编码器 B.译码器 C.数据选择器 D.数值比较器22. 能实现对一系列高低电平编成对应的二值代码的器件是（ ）A.编码器 B.译码器 C.加法器 D.数据选择器23. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是（ ）A.编码器 B.译码器 C.数据选择器 D.数值比较器24. 显示译码器7448灭零输入脚RBI=0执行的功能是（ ）A.全部点亮 B.全部熄灭 C.只熄灭0 D.逐个熄灭25. 显示译码器7448灭灯输入/灭零输出脚BI/RBO做输出时低电平表示的含义是（ ）A.全部己熄灭 B.译码器输入为0 C.译码器输入为0并且被熄灭 D.全部已点亮26. 以下器件不可用来设计组合逻辑函数的是（ ）A.编码器 B.译码器 C.数据选择器