《计算机组成原理复习资料(9页).doc》由会员分享，可在线阅读，更多相关《计算机组成原理复习资料(9页).doc（9页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、-计算机组成原理复习资料-第 9 页1.下列选项中，能缩短程序执行时间的措施是：.提高CPU时钟频率 .优化数据通路结构 .对程序进行编译优化A.仅和B.仅和 C.仅和D.、和D2.假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。若将运算结构存放在一个8位寄存器中，则下列运算中会发生溢出的是A.r1r2B. r2r3 C. r1r4D. r2r4B3.假定变量i、f和d的数据类型分别为int、float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数格式表示），已知i=785，。若在32位机器中执行下列
2、关系表达式，则结果为“真”的是.i=（int）（float）I .f=（float）（int）f.f=（float）（double）f .（d+f）-d=fA.仅和B.仅和 C.仅和 D.仅和 B4.假定用若干个2K4位的芯片组成一个8K8位的存储器，则地址0B1FH所在芯片的最小地址是D5.下列有关RAM和ROM的叙述中，正确的是.RAM是易失性存储器，ROM是非易失性存储器.RAM和ROM都采用随机存取方式进行信息访问.RAM和ROM都可用作Cache.RAM和ROM都需要进行刷新A.仅和 B.仅和C.仅、和D.仅、和A6.下列命中组合情况中，一次访存过程中不可能发生的是未命中，Cache
3、未命中，Page未命中未命中，Cache命中，Page命中命中，Cache未命中，Page命中命中，Cache命中，Page未命中D7.下列寄存器中，汇编语言程序员可见的是A.存储器地址寄存器（MAR） B.程序计数器（PC）C.存储器数据寄存器（MDR） D.指令寄存器（IR）B8.下列选项中，不会引起指令流水线阻塞的是A.数据旁路（转发）B.数据相关C.条件转移D.资源冲突A9.下列选项中的英文缩写均为总线标准的是、CRT、USB、CPI、VESA、SCSI、RAM、EISA、PCI、PCI-ExpressD10.单级中断系统中，中断服务程序内的执行顺序是.保护现场.开中断.关中断.保存断
4、点.中断事件处理.恢复现场.中断返回A. B. C. D. A11.假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为16001200，颜色深度为24位，帧频为85Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为D12下列选项中，描述浮点数操作速度指标的是AMIPSBCPICIPCDMFLOPSD13float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配在 一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是AC104 0000HBC242 0000HCC184 0000HDC1C2 0000HA14下列各类存储器
5、中，不采用随机存取方式的是AEPROMBCDROMCDRAMDSRAMB15某计算机存储器按字节编址主存地址空间大小为64MB现用4M8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是A22位B23位C25位D26位 D16偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是A间接寻址B基址寻址C相对寻址D变址寻址 A17某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标 志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是C18下列给出的指令系统特点中，有利于实现指令流水线
6、的是. 指令格式规整且长度一致指令和数据按边界对齐存放 只有Load/Store指令才能对操作数进行存储访问A仅、B仅、C仅、D、 D19假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执 行的叙述中，错误的是A每个指令周期中CPU都至少访问内存一次 B每个指令周期一定大于或等于一个CPU时钟周期 C空操作指令的指令周期中任何寄存器的内容都不会被改变 D当前程序在每条指令执行结束时都可能被外部中断打断 C20在系统总线的数据线上，不可能传输的是A指令B操作数 C握手（应答）信号D中断类型号 C。握手（应答）信号在通信总线上传输。21某计算机有五级中断L4L0，中断
7、屏蔽字为M4M3M2M1M0，Mi=1（0i4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4L0L2L1L3 ，则L1的中断处理程序中设置的中断屏蔽字是A11110B01101C00011D01010D。高等级置0表示可被中断，比该等级低的置1表示不可被中断。22某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次 所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询 至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是A0.02%B0.05%C0.20%D0.50%C。每秒200次查询，每次
8、500个周期，则每秒最少20050010 0000个周期，10000050M=0.20%。23假定基准程序 A 在某计算机上的运行时间为 100 秒，其中 90 秒为 CPU 时间，其余为 I/O 时间。若 CPU 速度提高 50%，I/O 速度不变，则运行基准程序 A 所耗费的时间是A. 55 秒 B. 60 秒 C. 65 秒 D. 70 秒D24假定编译器规定 int 和 short 类型长度占 32 位和 16 位，执行下列 C 语言语句unsigned short x = 65530;unsigned int y = x;得到 y 的机器数为A. 0000 7FFA B. 0000
9、FFFA C. FFFF 7FFA D. FFFF FFFAB25float 类型（即 IEEE754 单精度浮点数格式）能表示的最大正整数是A. 2126-2103 B. 2127-2104 C. 2127-2103 128-2104B26某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定 int 和 short 型长度分别为 32 位和 16 位，并且数据按边界对齐存储。某 C 语言程序段如下：struct int a; char b; short c; record; record.a=273;若 record 变量的首地址为 0Xc008，则低至 0Xc008 中内容及 的
10、地址分别为A. 0x00、0xC00D B. 0x00、0xC00E C. 0x11、0xC00 D. 0x11、0xC00ED27下列关于闪存（Flash Memory）的叙述中，错误的是A. 信息可读可写，并且读、写速度一样快B. 存储元由 MOS 管组成，是一种半导体存储器C. 掉电后信息不丢失，是一种非易失性存储器D. 采用随机访问方式，可替代计算机外部存储器A28假设某计算机按字编址，Cache 有 4 个行，Cache 和主存之间交换的块为 1 个字。若 Cache 的内容初始为空, 采用 2 路组相联映射方式和 LRU 替换算法。当访问的主存地址依次为 0,4,8,2,0,6,8
11、,6,4,8 时，命中 Cache 的次数是A. 1 B. 2 C. 3 D. 4C29某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有 33 个微命令，构成 5 个互斥类，分别包含 7、3、12、5 和 6 个微命令，则操作控制字段至少有A. 5 位 B. 6 位 位 D. 33 位C30某同步总线的时钟频率为 100MHz，宽度为 32 位，地址/数据线复用，每传送一次地址或者数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输 128 位数据所需要的时间至少是A. 20ns B. 40ns C. 50ns D. 80nsC
12、31下列关于 USB 总线特性的描述中，错误的是A. 可实现外设的即插即用和热拔插 B. 可通过级联方式连接多台外设C. 是一种通信总线，连接不同外设 D. 同时可传输 2 位数据，数据传输率高D32下列选项中，在 I/O 总线的数据线上传输的信息包括I. I/O 接口中的命令字 II. I/O 接口中的状态字 III.中断类型号A. 仅 I、II B. 仅 I、III C. 仅 II、III D. I、II、IIID33响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括I. 关中断 II.保存通用寄存器的内容 III.形成中断服务程序入口地址并送 PCA. 仅 I、II B.
13、仅 I、III C. 仅 II、III D. I、II、IIB34. 某计算机主频为1.2 GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示指令类型所占比例CPIA50%2B20%3C10%4D20%5该机的MIPS数是 A. 100 B. 200 C. 400 D. 600C 解析：基准程序的CPI=2*+3*+4*+5*=3 = + + + ，计算机的主频为1.2GHa，为1200MHz，该机器的是MIPS为1200/3=400。35. 某数采用IEEE 754 单精度浮点数格式表示为C640 0000H，则该数的值是A. -1.5213 B. -1.5212 C. -0
14、.5x213 D. -0.5212A 解析：IEEE 754 单精度浮点数格式为C640 0000H，二进制格式为1100 0110 0100 0000 0000 0000 0000 0000，转换为标准的格式为：21336. 某字长为8 位的计算机中，已知整型变量x、y 的机器数分别为x补=11110100，y补=10110000。若整型变量z=2*x+y/2，则z的机器数为 A. 11000000 B. 00100100 C. 10101010 D. 溢出 A 解析：将x 左移一位，y 右移一位，两个数的补码相加的机器数为1100000037. 用海明码对长度为8位的数据进行检/纠错时，若
15、能纠正一位错。则校验位数至少为A. 2 B. 3 C. 4 D. 5C38. 某计算机主存地址空间大小为256 MB，按字节编址。虚拟地址空间大小为4 GB，采用页式存储管理，页面大小为4 KB，TLB（快表）采用全相联映射，有4个页表项，内容如下表所示。有效位标记页框号0FF180H0002H13FFF1H0035H002FF3H0351H103FFFH0153H则对虚拟地址03FF F180H进行虚实地址变换的结果是 A. 015 3180H B. 003 5180H C. TLB缺失 D. 缺页A 解析：虚拟地址为03FF F180H，其中页号为03FFFH，页内地址为180H，根据题目
16、中给出的页表项可知页标记为03FFFH 所对应的页框号为0153H，页框号与页内地址之和即为物理地址015 3180 H。39. 假设变址寄存器R的内容为1000H，指令中的形式地址为2000 H；地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000 H中的内容为4000H，则变址寻址方式下访问到的操作数是 A. 1000H B. 2000H C. 3000H D. 4000 H D 解析：根据变址寻址的主要方法，变址寄存器的内容与形式地址的内容相加之后，得到操作数的实际地址，根据实际地址访问内存，获取操作数4000H。40. 某CPU主频为1.03 GHz，采
17、用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为 A. 0.25109条指令/秒 B.109条指令/秒 C. 1.0109条指令/秒 D. 1.03 109条指令/秒C 解析：采用4 级流水执行100 条指令，在执行过程中共用4+(100-1)=103 个时钟周期。CPU的主频是1.03 GHz，也就是说每秒钟有1.03 G 个时钟周期。流水线的吞吐率为*100/103=1.0*109条指令/秒。41. 下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是 A. PCI B. USB C
18、. AGP D. PCI-Express 19. B 解析：设备和设备控制器之间的接口是USB接口，其余选项不符合，答案为B。42. 下列选项中，用于提高RAID可靠性的措施有 I. 磁盘镜像 II. 条带化 III. 奇偶校验 IV. 增加Cache机制 A.仅I、II B. 仅I、III C. 仅I、III和IV D. 仅II、III和IVB 解析：能够提高RAID可靠性的措施主要是对磁盘进行镜像处理和进行奇偶校验。其余选项不符合条件。43. 某磁盘的转速为10 000转/分，平均寻道时间是6 ms，磁盘传输速率是20 MB/s，磁盘控制器延迟为0.2 ms，读取一个4 KB的扇区所需的平
19、均时间约为 A. 9 ms B. 9.4 ms C. 12 ms D. 12.4 ms B44. 下列关于中断I/O方式和DMA方式比较的叙述中，错误的是 A. 中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权 B. 中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后 C. 中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成D. 中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备D45. 假设某计算机按字编址，Cache 有 4 个行，Cache 和主存之间交换的块为 1 个字。若 Cache 的内容初始为空, 采用 2 路组相联映射方式和 LRU 替换算法。当访问的主存地址依次为 0,4,8,2,0,6,8,6,4,8 时，命中 Cache 的次数是( )A. 1 B. 2 C. 3 D. 4C