双稳态触发器.ppt

《双稳态触发器.ppt》由会员分享，可在线阅读，更多相关《双稳态触发器.ppt（76页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第四章 双稳态触发器,思 考 题,4.1 概 述,能够存储1位二值信号的基本单元电路。,b.根据不同的输入信号可以置1或0。,2.触发器的特点：,1.触发器：,a.具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1,或二进制数的0和1 ;,4.1 概 述,3. 分类：,按照结构不同，触发器可分为： (1)同步触发器，为电平触发方式。 (2)主从触发器，为脉冲触发方式。 (3)边沿触发器，为边沿触发方式。 根据逻辑功能的不同，触发器可分为： (1) SR触发器 (2) JK触发器 (3) D触发器 (4) T触发器 （T触发器 ）,4.2 SR锁存器,SR锁存器（又叫基本RS触发器）是各种触

2、发器构成的基本部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号,4.2.1 与非门构成的基本RS触发器,电路,逻辑符号,表示低电平触发,表示输出Q的取反,工作原理,0,1,1,1,0,0,1,初态（或称为旧态，原态）,次态（或称为新态）,置位端,触发器置1态或置位,4.2 SR锁存器,1,0,1,1,0,0,复位端,置0态或复位,1,1,0,0,1,1,1,1,1,1,0,0,保持原态或存储状态,4.2 SR锁存器,0,0,1,1,禁态,1,1,1,1,？,？,不定态,4.2 SR锁存器,逻辑功能表,简化功能表,状态转换图,4.2 SR锁存器,逻辑功能表,4.2 SR锁

3、存器,由与非门构成的集成四基本RS触发器芯片74HC279简介,管脚图,功能表,4.2 SR锁存器,4.1.2 或非门构成的基本RS触发器,电路,逻辑符号,高电平有效,4.2 SR锁存器,SR锁存器的特点总结：,（1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 （4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。在任何时刻，输入都能直接改变输出的状态。,4.2 SR锁存器,4.3 电平触发的触发器,

4、在数字系统中，常常要求有一个同步信号来控制，这个控制信号叫做时钟信号（Clock），简称时钟，用CLK表示。给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能改变。这种触发器称为同步触发器。,4.3 电平触发的触发器,一、电路结构与工作原理,图5.3.1所示为电平触发SR触发器（同步SR触发器）的基本电路结构及图形符号。,基本SR锁存器,输入控制门,只有在CLK1时， SR才能起作用,二、工作原理,1. CLK0,此时门G3和G4被封锁，输出为高电平。对于由G1和G2构成的SR锁存器，触发器保持原态，即Q * = Q,0,1,1,2. CLK1,此时门G3和G4开启，

5、触发器输出由S 和R决定。,a. S=0 , R=0,1,0,0,1,1,Q * = Q,4.3 电平触发的触发器,b. S=0 , R=1,0,1,1,1,0,1,0,Q * = 0,c. S=1 , R=0,1,1,0,1,0,1,0,Q * = 1,d. S=1 , R=1,1,1,1,0,0,1,1,Q * = Q *= 1(禁态）,4.3 电平触发的触发器,其功能如表5.3.1所示,4.3 电平触发的触发器,功能表,4.3 电平触发的触发器,状态转换图,4.3 电平触发的触发器,时序图,4.3 电平触发的触发器,特性方程,时钟触发器除了用功能表、状态转化图和时序图描述逻辑功能外，还可

6、以利用特性方程。触发器的特性方程就是其输出次态与触发器的输入端数据和输出初态的逻辑关系式 。,4.3 电平触发的触发器,三、 电平触发方式的动作特点：,在CLK0期间， SR锁存器的不变化。只有CLK=1期间，S和R的信号都能通过引导门G3和G4门，从而使得触发器置成相应的状态；,在CLK1的全部时间里S和R的变化都将引起触发器输出端状态的变化。在CLK回到0以后，触发器保存的是CLK回到0以前瞬间的状态。,这种在CLK由“0”到“1”整个正脉冲期间触发器动作的控制方式称为电平触发方式。,4.3 电平触发的触发器,图5.3.2,无小圆圈表示高电平控制,在某些应用场合，有时需要在时钟CLK到来之

7、前，先将触发器预置成制定状态，故实际的同步SR触发器设置了异步置位端S D和异步复位端R D，其电路及图形符号如图5.3.2所示,小圆圈表示低电平有效,当CLK0情况下， S D 0， R D1，Q1； S D1， R D0，Q0。 不用设置初态时， S D R D1,4.3 电平触发的触发器,例4.3.1 对于同步SR触发器，电路、时钟及输入端波形如图4.3.3所示，若Q 0 ，试画出Q和 Q 的波形 。,解：输出波形如图5.3.3所示,图4.3.3,4.3 电平触发的触发器,4.3 电平触发的触发器,对于同步SR触发器，电路、时钟及输入端波形如图，若初始化Q 0 ，试画出Q和 Q 的波形

8、。,由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。 在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。,4.3 电平触发的触发器,4.4 脉冲触发的触发器,为了避免空翻现象，提高触发器工作的可靠性，希望在每个CLK期间输出端的状态只改变一次，则在电平触发的触发器的基础上设计出脉冲触发的触发器。,一 、电路结构与工作原理,脉冲触发的SR触发器是由两个同样的电平触发SR触发器组成,1.脉冲触发的SR触发器（主从SR触发器）（MasterSlave SR FlipFlop）：,图4.4.2,其图形符

9、号如图5.4.2所示,表示延迟输出,典型电路结构形式如图4.4.1所示。,由G5G8构成主触发器，由G1G4构成从触发器，它们通过时钟连在一起，CLK从CLK ,4.4 脉冲触发的触发器,注意：主从触发器的状态相同,0,1,0,1,1,0,1,0,4.4 脉冲触发的触发器,工作原理, CLK=0,0,1,1,1,主触发器保持状态不变，从触发器也保持原态不变,4.4 脉冲触发的触发器, CLK=1,1,0,1,1,主触发器状态随输入S、R改变，但从触发器保持原态不变,4.4 脉冲触发的触发器, CLK=1 CLK=0,1 0,0 1,1,1,主触发器状态不变，从触发器状态与主触发器新态相同,4.

10、4 脉冲触发的触发器,主从RS触发器的特性表如表4.4.1所示，和电平触发的SR触发器相同，只是CLK作用的时间不同,表4.4.1,4.4 脉冲触发的触发器,主从RS触发器输出端状态的改变是在时钟脉冲下降沿发生的。其功能表、状态转换图、特性方程与同步RS触发器相同,主从触发器的特点,【例1】输入端S、R和时钟脉冲CLK的波形如图所示，加到主从RS的输入端，设初态为1，画出主触发器和从触发器输出端的波形 。,4.4 脉冲触发的触发器,解：,禁态,不定态,4.4 脉冲触发的触发器,注：主从RS触发器克服了同步RS触发器在CP1期间多次翻转的问题，但在CLK1期间，主触发器的输出仍会随输入的变化而变

11、化，且仍存在不定态，输入信号仍遵守SR0.,2 主从JK触发器：,为了使主从RS触发器在SR1时也有确定的状态，则将输出端 Q 和 Q 反馈到输入端，这种触发器称为JK触发器（简称JK触发器）。实际上这对反馈线通常在制造集成电路时内部已接好。,4.4 脉冲触发的触发器,图4.4.5 为主从JK触发器电路及其图形符号,4.4 脉冲触发的触发器,电路,4.4 脉冲触发的触发器,1 主从JK触发器的工作原理, J=K=0,0,0,1,1,保持原态：,4.4 脉冲触发的触发器, J=0，K=1,0,1,1,0,0,0,1,1,1,1,0,1,0,0,0,0,1,保持原态,翻转,1,1,1,1,0,置0

12、态,4.4 脉冲触发的触发器, J=1，K=0,1,0,0,0,0,1,1,1,1,0,1,0,翻转,保持原态,1,1,0,1,0,1,1,0,0,1,置1态,4.4 脉冲触发的触发器, J=1，K=1,1,1,0,0,0,1,1,1,1,0,1,0,翻转,翻转,1,1,0,1,0,1,1,0,0,1,0,1,0,0,1,计数状态,4.4 脉冲触发的触发器,2 主从JK触发器的功能表、状态转换图和时序图,功能表,简化功能表,状态转换图,4.4 脉冲触发的触发器,主从JK触发器芯片74HC72简介,管脚图,功能表,逻辑符号,置位端,复位端,4.4 脉冲触发的触发器,例 已知主从JK触发器J、K的

13、波形如图所示，画出输出Q的波形图（设初始状态为0）。,4.4 脉冲触发的触发器,由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。,4.4 脉冲触发的触发器,0,1,0,1,1,1,0,0,1,1,0,二、脉冲触发方式的动作特点,1.分两步动作：第一步在CLK1时，主触发器受输入信号控制，从触发器保持原态；第二步在CLK到达后，从触发器按主触发器状态翻转，故触发器输出状态只改变一次 。CLK 到达时从触发器的状态不一定能按此刻输入信号的状态来确定，而必须考虑整个CLK1输入信号的变化过程。,2.因为主从JK触发器收到反馈回来的输出端的影响，在CLK1

14、期间，主触发器只可能翻转一次，一旦翻转了就不会翻回来。但主从SR触发器在CLK1期间S、R多次改变时主触发器会多次翻转。,4.4 脉冲触发的触发器,例已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。,在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿,（2）判断触发器次态的依据是整个CLK1输入信号的变化过程,4.4 脉冲触发的触发器,例5.4.2 如图5.4.7所示的主从JK触发器电路中，已知CLK、J、K的波形如图5.2.8所示，试画出输出端Q和Q 的波形。,解：输出波形如图5.4.8a所示,图5.4.7,4.4 脉冲触发

15、的触发器,4.5 边沿触发器,由于主从JK触发器存在一次变化问题，所以抗干扰能力差。为了提高触发器工作的可靠性，希望触发器的次态（新态）仅决定于CLK的下降沿（或上升沿）到达时刻的输入信号的状态，与CLK的其它时刻的信号无关。这样出现了各种边沿触发器。,现在有利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等等几种。,一、电路结构和工作原理,1、用两个电平触发D触发器组成的边沿触发器,电路如图5.5.1所示，其中FF1和FF2都是电平触发的D触发器，它们之间也是通过时钟相连。,图5.5.1,图5.3.5,4.5 边沿触发器

16、,4.5 边沿触发器,工作原理：,当CLK0， FF2触发器状态不变，FF1输出状态与D相同；,0,1,0,1,0,1,4.5 边沿触发器,二、动作特点：,输出端状态的转换发生在CLK的上升沿或下降沿到来时刻，而且触发器保存下来的状态仅仅决定CLK上升沿或下降沿到达时的输入状态，而与此前后的状态无关。,边沿触发器的共同动作特点是触发器的次态仅取决于CP信号的上升沿或下降沿到达时输入的逻辑状态，故有效地提高了触发器的抗干扰能力。,4.5 边沿触发器,例已知边沿D触发器的输入波形，画出输出波形图。,解：在波形图时，应注意以下两点： （1）触发器的触发翻转发生在CP的上升沿。 （2）判断触发器次态的

17、依据是CP上升沿前一瞬间 输入端D的状态。,4.5 边沿触发器,注：边沿触发器也有JK触发器，如利用传输时间的边沿触发器就是边沿JK触发器，它是在CLK的下降沿动作的。其逻辑符号和特性表如图5.5.6所示。,4.5 边沿触发器,例5.5.1 试画出图5.5.4(a)所示电路的Q1和Q2的波形。设各触发器初态为0,4.5 边沿触发器,4.5 边沿触发器,4.6 触发器的逻辑功能及其描述方法,触发器按逻辑功能的分类,触发器的描述方法： 特性表、特性方程和状态转换图。,按照逻辑功能触发器可分为SR触发器、JK触发器、D触发器、T 触发器（T 触发器）。,4.6 触发器的逻辑功能及其描述方法,一 、S

18、R触发器,1.特性表：,图为SR触发器的逻辑符号,2. 特性方程：,由特性表则可写出触发器输出端的方程为,SR触发器的特性方程。,4.6 触发器的逻辑功能及其描述方法,图5.6.1被称为称为SR触发器的状态转换图。,3.状态转换图：,将触发器的特性表用图形方式表现出来，即为状态转换图,图5.6.1,4.6 触发器的逻辑功能及其描述方法,二 、 JK触发器,4.6 触发器的逻辑功能及其描述方法,1.特性表：,图为JK触发器的逻辑符号,2.特性方程：,由特性表可得输出端卡诺图为,表5.6.2,1,1,1,1,特性方程为,4.6 触发器的逻辑功能及其描述方法,3.状态转换图：,由特性表可得状态转换图

19、如图5.6.3所示,图5.6.3,表5.6.2,4.6 触发器的逻辑功能及其描述方法,5.6 触发器的逻辑功能及其描述方法,三 、T 触发器,1.特性表：,图为T触发器的逻辑符号,图5.6.6,3.状态转换图：,由特性表可得状态转换图如图5.6.5所示,图5.6.5,2.特性方程：,由特性表可得,5.6 触发器的逻辑功能及其描述方法,当T触发器输入端接固定高电平（即T恒等于1），则称为T触发器。,5.6 触发器的逻辑功能及其描述方法,四 、D 触发器,1.特性表：,图为D触发器的逻辑符号,3.状态转换图：,由特性表可得状态转换图如图5.6.7所示,图5.6.7,2.特性方程：,由特性表可得,5

20、.6 触发器的逻辑功能及其描述方法,集成触发器举例：高速CMOS边沿D触发器74HC74,特点：（1）单输入端的双D触发器。 （2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。 （3）为CMOS边沿触发方式，CP上升沿触发。,5.6 触发器的逻辑功能及其描述方法,设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。,触发器应用举例,利用触发器的“记忆”作用，使抢答电路工作更可靠、稳定。,触发器应用举例,本章小结,1触发器有两个基本性质： （1）在一定条件下，触发器可维持在

21、两种稳定状态（0或1状态）之一而保持不变； （2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2描写触发器逻辑功能的方法主要有特性表、特性方程、状态转换图等。,3按照结构不同，触发器可分为： (1) 同步触发器，为电平触发方式。 (2) 主从触发器，为脉冲触发方式。 (3) 边沿触发器，为边沿触发方式。 4根据逻辑功能的不同，触发器可分为： (1) RS触发器 (2) JK触发器 (3) D触发器 (4) T触发器 （T触发器 ） 5同一电路结构的触发器可以做成不同的逻辑功能 同一逻辑功能的触发器可以用不同的电路结构来实现。,本章小结,作 业,题4.2 题4.3 题4.5 题4. 6 题4.7,