《计算机组成原理 2016年上期末试题B.doc》由会员分享，可在线阅读，更多相关《计算机组成原理 2016年上期末试题B.doc（5页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、计算机组成原理考试20152016学年下学期期末考试试卷B 题号一二三四合计总分人复核人分数分数评卷人一、填空题 (每空1分，共 10 分 ) 1、码值80H：若表示真值0，则为 码；若表示真值-128，则为 码。2、对数据0101010来说，如果采用偶校验的话，其校验位应该是 。3、计算机软件一般分为 与 两大类。4、假设某系统总线在一个总线周期中并行传输 4 字节的信息，一个总线周期占用 2个时钟周期，总线时钟频率为 10MHz，则总线带宽是 。5、按照存储器在计算机系统中的作用不同，可分为 、辅助存储器与缓冲存储器。 6、任何指令周期的第一阶段必定是 周期。7、只有操作码而没有地址码的指
2、令称为 指令。8、由主存地址映射到Cache地址称为地址映射，其方式有 、全相联映射与组相联映射。分数评卷人二、选择题 ( 本大题共 20 小题，每小题 2 分，共 40 分 )1、冯诺依曼计算机中指令与数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ ）A、指令操作码的译码结果 B、指令与数据的寻址方式C、指令周期的不同阶段 D、指令与数据所在的存储单元2、一个C语言程序在一台32位机器上运行。程序中定义了三个变量x y z，其中x与z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x y z的值分别是（ ）A、x=0000007FH、y=FFF9
3、H、z=00000076HB、x=0000007FH、y=FFF9H、z=FFFF0076HC、x=0000007FH、y=FFF7H、z=FFFF0076HD、x=0000007FH、y=FFF7H、z=00000076H3、浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入与判溢出等步骤。设浮点数的阶码与尾数均采用补码表示，且位数分别为5位与7位（均含2位符号位）。若有两个数X=2729/32，Y=255/8，则用浮点加法计算X+Y的最终结果是（ ）A、00111 1100010 B、00111 0100010C、01000 0010001 D、发生溢出4、设变址寄存器为X，形式地址为
4、D，（X）表示寄存器X的内容，变址寻址方式的有效地址为（ ）。A、EA=(X)+D B、EA=(X)+(D) C、EA=(X)+D) D、EA=(X)+(D)5、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K8位的ROM芯片与4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数与RAM芯片数分别是（ ）A、1、15 B、2、15 C、1、30 D、2、306、某机器字长16位、主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址
5、为2000H，相对位移量字段的内容为07H，则该转移指令成功转移后的目标地址是（ ）A、2007H B、2008H C、2009H D、2010H7、下列关于RISC的叙述中，错误的是（ ）A、RISC普遍采用微程序控制器B、RISC大多数指令在一个时钟周期内完成C、RISC的内部通用寄存器数量相对CISC多D、RISC的指令数、寻址方式与指令格式种类相对CISC少8、某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns与60ns，则该计算机的CPU时钟周期至少是（ ）A、90ns B、80ns C、70ns D、60ns
6、9、相对于微程序控制器，硬布线控制器的特点是（ ）A、指令执行速度慢，指令功能的修改与扩展容易B、指令执行速度慢，指令功能的修改与扩展难C、指令执行速度快，指令功能与修改与扩展容易D、指令执行速度快，指令功能的修改与扩展难10、用于科学计算的计算机中，标志系统性能的主要参数是（ c ）A、主频 B、主存容量 C、MFLOPS D、MIPS11、假设某计算机的存储系统由Cache与主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ D ）A、5% B、9.5% C、50% D、95%12、微程序存放在（A）A、控制存储器 B、RAM C、指
7、令寄存器 D、内存储器13、设X补=1.x1x2x3x4,当满足（ A ）时，X -1/2成立。A、x1必须为1，x2x3x4至少有一个为1 B、x1必须为1，x2x3x4任意C、x1必须为0，x2x3x4至少有一个为1 D、x1必须为0，x2x3x4任意14、主机中，能对指令进行译码的器件是（ B ）。A、ALU B、控制器 C、存储器 D、运算器15、计算机系统的层次结构从内到外依次为（ A ）。A、硬件系统、系统软件、应用软件 B、系统软件、硬件系统、应用软件C、系统软件、应用软件、硬件系统 D、应用软件、硬件系统、系统软件16、运算器虽然由许多部件组成，但核心部分是（ B ）。A、数据
8、总线 B、ALU C、多路开关 D、累加器17、在CACHE存储器系统中，当程序正在执行时，由（ B ）完成地址变换。A、程序员 B、硬件 C、软硬件共同 D、操作系统18、（ ）寻址方式对实现程序浮动提供了支持。A、变址寻址 B、相对寻址 C、间接寻址 D、寄存器间接寻址19、CPU内通用寄存器的位数取决于（ ）。A、存储器容量 B、机器字长 C、指令的长度 D、CPU管脚数20、在计算机中，存放微指令的控制存储器隶属于（ ）。A、外存 B、高速缓存 C、内存 D、CPU分数评卷人三、综合题 ( 本大题共 5小题，共 50 分 ) 1、设机器字长为 8 位（含 1 位符号位） ，A=15，B
9、=24，求A+B 补 与A-B 补 并还原成真值。（10分）2、某计算机的主存与cache之间采用组相连映像，cache与主存的容量分别为64KB与4MB，字块大小为32B，cache中以4块为一组，请回答：（1）、主存地址中块内地址是几位？组地址是几位？（2）、若cache的命中率为95%，存取时间为10ns，主存存取时间为100ns，求平均存取时间？（本题共10分）3、假设某计算机指令长度为20位，具有双操作数、单操作数、无操作数三类指令格式，每个操作数地址用6位表示，现在已经设计出M条双操作数指令，N条无操作数指令，问：（1）若采用定长8位操作码字段，则这台计算机最多可设计出多少条单操作
10、数指令？（2）若操作码采用可变格式，则这台计算机最多可设计出多少条单操作数指令？（本题共10分）4、设浮点数阶码与尾数均用补码表示，基为 2，阶码 4 位，尾数 10 位，各包含 1 位符号位： （1）将 27/64 转换为浮点数。 （2）将-27/64 转换为浮点数。（10分）5、设某计算机有指令 128 种，用两种操作码编码方案： （1）用定长操作码编码方案设计其操作码编码。 （2）如果在 128 种指令中常用指令有 8 种，使用频率达到 80%，其余指令使用频率为 20%，采用扩展操作码编码方案设计其操作码编码，并求出其操作码的平均长度。（10分）一、填空题(每空1分，共10分)1、移码
11、； 补码 2、1 3、系统软件； 应用软件4、20MBps 5、主存储器 6、取指 7、零地址 8、直接映射二、选择题（每题2分，共40分）CDDAD CAADC DAABA BBBBD三、综合题（共50分）1、解：A补=0 0001111，B补=0 0011000A+B补=0 0001111+0 0011000=0 0100111 真值为39A-B补=0 0001111+1 1101000=1 1110111 真值为-9（本题共10分）2、（1）、 5位、9位、 （2）、95%10+5%100=14.5ns（本题共10分，每一问5分）3、（1）采用8位定长操作码时，最多可表示28条指令，在已
12、经表示了M条双操作数指令与N条无操作数指令的情况下，最多可表示的单操作数指令为28-M-N条。（2）采用可变长度操作码时，在具有M条双操作数指令的情况下，具有向单操作数指令扩展的标志有28-M个，考虑到系统还有N条无操作数指令，所以从单操作数指令向无操作数指令扩展的标志需要有N/26个，此时，系统具有的单操作数指令最多有（28-M）26- N/26条。（本题共10分）4、解：（1）阶码：1 111 尾数：0 11011 0000（2）阶码：1 111 尾数：1 00101 00005、解：（1）定长设计需7位操作码，表示128条指令。（2）使用频率高的8条指令用4位操作码，余下8个扩展标志，再扩展4位后，最多可表示8*24=128条指令，从而表示完使用频率低的120条指令。此时平均译码位数为：80%*4 + 20%*8 = 4.8位。第 5 页