数字电子钟设计(16页).doc

《数字电子钟设计(16页).doc》由会员分享，可在线阅读，更多相关《数字电子钟设计(16页).doc（16页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、-数字电子钟设计-第 12 页多功能数字电子钟的设计设计目的1、培养理论联系实际的正确设计思想，训练综合运用已经学过的理论和生产实际知识去分析和解决工程实际问题的能力。2、学习较复杂的电子系统设计的一般方法，提高基于模拟、数字电路等知识解决电子信息方面常见实际问题的能力。3、培养学生的独立思考及创新能力。设计要求 1、能显示时、分、秒的数字电子钟。2、采用LED数码管显示累计时间。3、校时功能：能快速校准“时”、“分”的功能，可以对时及分进行单独校时。4、整点报时功能。摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的

2、使用寿命，因此得到了广泛使用，给人们的生活、学习、娱乐带来极大的方便。基于数字电子技术实现的数字钟主要包括五部分：秒脉冲产生电路、计数器电路、译码显示电路、校时电路和整点报时电路。秒脉冲电路用于为计数器电路提供一个1HZ的标准时钟信号。计数电路是两个六十进制计数器和一个二十四进制计数器。译码显示电路采用七段译码管直接显示。校时电路使用蜂鸣器跟三极管等器件构成，可根据标准时间进行校时。整点报时电路能在前十秒每隔一秒发出一次蜂鸣的声音。运用Protel99SE软件绘制了单元电路以及总体电路图；借助Multisim2001和Proteus 7 Professional仿真软件对单元电路进行了虚拟实验

3、,达到实验要求。电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。目录一、数字电子方案钟方析.1 1.1 引言.11.2 设计思想.11.3 设计方案11.3.1 基于分立元件的数字电子钟.1.2.21.3.4 三种方案比较及方案确定.3二、数字电子钟的电路设计.4 2.1 秒脉冲产生电路4.5 2.2.1 分、秒的计时电路.62.2.2 时的计时电路.72.3 译码显示电路.72.4 校时电路.92 .5 整点报时电路.10三、数字电子钟的整体电路及原理说明.10 3.1 单元电路的级联.10 3.2 整体原理图.11 3.3 原理说

4、明.11四、数字电子钟的仿真.11 4.1 秒脉冲产生电路仿真.12 4.2 秒、分、时电路仿真.12 4.3 校时电路仿真.13 4.4 整点报时电路仿真.15五、心得与体会.16参考文献.17附录一 数字电子钟总电路图18附录二 电路原件明细表.19一、数字电子钟方案分析随着电子技术的发展，在数字电子技术领域中，实现数字电子钟的方法和手段有很多种，本设计对其中的几种方案进行了设计与分析。引言数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程

5、序自动控制、定时广播、自动开启和关闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。1 .2设计思想石英晶体振荡器产生的高频高频送到分频器，分频电路将高频信号分成1Hz的方波基准信号。秒脉冲发生器产生频率稳定性很高的秒脉冲，秒脉冲被送到六十进制秒计数器计数，将计数结果送至秒的个位和秒的十位译码器，译码结果分别由两个七段数码管以十进制数形式显示来。当秒六十进制计数器累计到第59秒时，若再来一个秒脉冲，秒十位计数器的清零信号就产生进位脉冲（分计数脉冲），同时，秒计数器的十位和个位都复位到零。分计数

6、脉冲又被送到分六十进制计数器计数，经译码电路译码后数码管显示相应的分数。当计满59分59秒时，若再来一个秒脉冲，则分计数器便向时计数器送出时计数脉冲，同时，分、秒计数器均复位到零。时计数器是一个二十四进制计数器，当计数显示23时59分59秒时，若再来一个秒脉冲，则时、分、秒计数器都应回到零，并显示（00 00 00）表示已到达午夜零点，第二天开始继续计数。通过双刀双掷开关进入校时状态，分、时的电路里通过自动快速调整和手动调整实现校时功能；同时在对分钟校时的时候，最大分钟不向小时进位。利用组合逻辑，三极管、蜂鸣器等器件构成整点报时电路达到设计要求。1.3设计方案1 基于分立元件的数字电子钟 时钟

7、芯片采用集成逻辑电路设计的具有能实现秒脉冲产生功能，时、分、秒计时功能和校时功能以及整点报时功能，其原理框图如图1所示。具体实现方法：秒脉冲信号送到计数器中进行计数。根据计数的规律采用74LS161芯片分别设计两个60进制、一个24进制计数器。显示采用7448芯片驱动共阴极LED，实现时间的显示。校时采用手动和自动调整。利用组合逻辑产生的信号通过三极管放大，驱动蜂鸣器实现整点报时功能。译码驱动LED显示译码驱动LED显示译码驱动LED显示LED显示D显示LED显示译码驱动LED显示译码驱动LED显示译码驱动调校时调校分秒脉冲发生器时十位分个位秒十位秒个位时个位分十位图1 基于分立元件的数字电子

8、钟设计框1 基于单片机编程的数字电子钟图2 基于单片机编程的数字电子钟设计框图单片机时钟模块复位电路按键模块电源模块语音模块LCD显示在按键较少的情况下，采用独立式4个按键，经软件设计指定的I/O口（P1.0P1.3）送出逻辑电平，控制数码管显示。根据数字电子钟的设计要求与原理以及特性，系统采用单片机AT89C52串口输出的形式来设计电路，使功能及效果更完美。其框图如图2所示。1.3.3 基于EDA技术的数字电子钟采用EDA作为主控制器控制外围电路进行电压、时钟控制、键盘和LED控制。此方案逻辑电路复杂，且灵活性较低，不利于各种功能及扩展，在对电路进行检测时比较困难。其框图如图3所示。时钟模块

9、按键模块计时模块校时模块显示模块 蜂鸣图3 基于EDA技术的数字电子钟框图1 三种方案的比较及方案的确定 在设计过程中，方案的选择必须与实际情形联系起来，要从各个方面考虑设计的可行性，即不仅要考虑其先进性也要考虑其现实性，从多方面综合寻求最佳方案。在方案的实施中，方案一简洁、灵活、可扩展性好，能完全达到设计要求；方案二的设计理念超过我们现在所学的内容，因此暂不考虑；方案三逻辑电路复杂，灵活性比较的低，并且不利于调试，也不适合选择。综上分析，我们选择第一种方案“基于分立式原件的数字电子钟”作为本次课程设计的最佳方案。 二、数字电子钟电路设计单元电路设计包括电路结构以及元器件的选择。元器件选择一般

10、遵循的原则是：先“性能”、次“货源”、再“价格”、后“体积”。设计中，多查阅器件手册和有关的科技资料，熟悉常用的元器件的型号、性能及价格。关于集成电路与分立元件电路的选择问题，一般优选集成电路。设计中，需要对各组元件性能参数进行综合性分析，具体包括：考虑到环境温度的变化和交流电网电压的波动等工作条件的影响时，计算参数时应按最不利的情形考虑；各元器件的实际工作电压、电流、频率、功耗等应在参数允许的范围内，并留有一定的裕量，一般可按倍左右的余量来考虑，电阻值应尽可能选在1M范围以内，最大不应超过10M。无极性电容尽可能选在100pF至范围内，最大不超过1F。还有最后选定的电阻、电容值均应是手册上相

11、近的标称系列值。在保证电路性能的前提下，尽可能减少元器件的品种，尽可能选择性价比高、体积小、易购买的元器件。方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。555与RC组成的多谐振荡器图用555组成的脉冲产生电路: R1=15*103，R2=68*103，C=10F，则555所产生的脉冲的为:f=1.43/(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,精度不高时可用，而数字电子钟对秒脉冲的精度要求相当高，故不选用。方案二：石英晶体振荡器电路不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路，晶体振荡器电路

12、给数字钟提供一个频率稳定准确的32768Hz的方波信号，是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。本设计采用的是石英晶体振荡器产生的脉冲，经过整形、分频获得1Hz的秒脉冲，典型电路如下图2.1.1所示：图 秒脉冲产生电路CD4060是14位的二进制计数器。它内部有14级二分频，有两个反相器。RS（11脚）、RTC（10脚）CTC(9脚)分别为时钟输入、反向输出端、输出端。图中R45为反馈电阻（10100 Mom），目的是为CMOS反相器提供偏置，使其工作在放大状态。C1为温度特性校正电容，一般取2050Pf;C2是频率微调电容，取530pF。石英晶振采用32768 Hz晶振，

13、若要得到1Hz的脉冲，则需要经过15级的二分频器完成（32768 Hz /215=1 Hz）。由于CD4060只能完成14级分频，故需要外加一级分频，采用74LS74双D触发器完成二分频，最终得到数字钟的脉冲输入1Hz信号。下图为CD4060引脚图，表2.1.2为其功能表。图 CD4060引脚图表 CD4060功能表RSCTCRTCRESET功能0计数011复位2.2 时间计数电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器。实现这两种模数的计数器采用中规

14、模计数器74LS161，其引脚图如图（1）所示，表2.2（2）为其功能表。图2.2（1） 74LS161引脚图表2.2（2） 74LS161功能表清0预置控制时钟预置数据输入输出EPETCPA3A2A1A0Q3Q2Q1Q00000010D3D2D1D0D3D2D1D0110保持110保持1111计数2.2.1 分、秒的计时电路由74LS161 构成的60进制计数器如下图所示：图 60进制计数器电路图将一片74LS161设置为10进制加法计数器，另一片设置为 6 进制加法计数器。因为6的二进制表示是0110且74LS161是低电平清零，因此在反馈清零的时候，将十位的Q1和Q2通过74LS00与非

15、门后接入十位的清零端。两片74LS161按照反馈清零法串联。个位的清零信号级联十位的脉冲输入端。秒计数的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲。74LS161十进制计数器的清零功能（特点：不耗时钟脉冲），在上级161控制下级161时候通过组合电路（主要利用与非门）实现，在连接电路的时候要注意并且强调使能端的连接，其将影响到整一个电路的是否工作。电路的控制原理如下：秒钟由个位向十位进位：0000000100100011010001010110011110001001实现个位的计数由秒区向分区的显示控制：基本原理同上，在秒区十位向分区个位显示时：000000010010

16、001101000101产生了六个脉冲的时候向下级输出一个时钟脉冲，利用的还是与非门，目标仍是实现正确的计时显示。.2 时的计时电路图 时电路图时电路的设计如图所示：由分计数器的清零脉冲送入时个位计数器，电路在分的清零脉冲作用下按二进制自然序依次递增1，当计数到24，这时小时个位计数状态是Q3Q2Q1Q0=0100（也就是4）, 小时十位计数器的状态Q3Q2Q1Q0=0010（也就是2）时，小时十位计数器只有Q1端有输出，小时个位计数器只有Q2端有输出，将时十位的Q1、时个位的Q2端接一个二输入与非门，与非门输出一路送入小时十位计数器的清零端，另一路送入小时个位计数器的清零端。每时的个位10小

17、时向小时十位计数器送CP脉冲，当十位输出为二，小时个位输出为四时，将整个电路清零，从而构成24进制计数器。 译码显示电路本次译码显示的电路如：图2.3 译码显示电路图译码显示电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管，上图既是由74LS48和LED七段共阴极数码管组成的一位数码显示电路。若将“秒”、“分”、“时”计数器的每一位输出分别送到相应七段译码器的输入端便可进行不同数字的显示。下面简介74LS48 的功能：

18、BI：当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭状态，不显示数字。LD：当BI=1，LT=0 时，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。RBI：使能控制端，当RBI=1 时，允许译码输出。DCBA：为8421BCD码输入端。QA、QB、QC、QD、QE、QF、QG、：为译码输出，输出为高电平。74LS48 的BI、LD、RBI端接高电平，输入端D、C、B、A接74LS161的输出端Q3、Q2、Q1、Q0，其输出端QAQG接数码管。当数字钟的计数器在CP脉冲作用下，按60秒为1分、60分为1小时、24小时为1天的计数规律计数时，就应

19、将其状态显示成清晰的数字符号。这就需要将计数器的状态进行译码并将其显示出来。 “秒”、“分”、“时”的个位和十位的状态分别由集成片中的六个触发器的输出状态来反映的。每组(两个)输出的计数状态都按 BCD代码以高低电平来表现。因此，需经译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。24 校时电路校时电路是数字钟不可少的部分，每当数字钟显示与实际时间不相符合的时候，需要根据标准时间进行校时。本次设计的校时电路如图所示。该电路的针对秒计时脉冲、分计时脉冲和时计时脉冲进行控制，达到校时的目的。分的校时电路和时的校时电路比较的相似，现在列举分的校时电路分析。在此电路中分的校时是由U

20、17B、U17C、U17D、U13C组合门电路构成的。当进行分校时时，按下开关K1，由于U17B、U13C输出高电平，封锁秒的十位清零脉冲，同时1Hz脉冲信号直接通过U4A、U5A门电路被送到分计数的个位计数器中，使分计数器以秒的节奏快速计数。当分计数器的显示与标准时间数值相同时，松开S 2即可。当松开S 2时，门电路U13A输出低电平，从而使U5A门被封锁，1Hz信号不能够被输入U4A门中，且输出高电平。U3A门电路接受来自秒计数器的十进位输出信号，从而使U4A正常工作，使分计数器正常工作。同理，“时”校时电路与“分”校时电路工作原理完全一样。图 “分”校时电路图 “时”校时电路整点报时电路

21、图3.6 整点报时电路该电路的功能是要求每当数字钟计时到整点前10s内每隔一秒响一次，即分别在59分51秒、53秒、55秒、57秒、59秒时发出声音。具体电路图如图。三、数字电子钟的整体电路及原理说明各个单元电路以及元器件参数确定后，必须把各个单元连为一个整体。 进行整体电路图绘制。整体电路图是电子电路设计的结晶，是重要的设计文件，它不仅是电路安装和电路板制作等工艺设计的主要依据，而且是电路实验和维修时不可缺少的文件。3.1 单元电路的级联 单元电路级联设计要注意以下几个问题：电气性能相互匹配问题、信号耦合方式问题、时序配合以及相互干扰等问题。单元电路之间的电气性能相互匹配问题主要包括：阻抗匹

22、配、线性范围匹配、负载能力匹配、高低电平匹配等。信号的耦合方式包括四种：直接耦合、阻容耦合、变压器耦合和光电耦合。时序配合是一个非常复杂的问题，为确定每个系统所需的的时序，必须对系统各个单元电路的信号进行仔细的分析，画出各波形的波形关系图时序图，确定出保证系统正常工作的信号时序，然后提出实现该时序的措施。本设计因为只存在数字地，没有模拟地，因此级联比较的简单。采取的措施是：直接将各个部分进行级联。3.2 整体原理图总体电路图是电子电路设计的结晶，是重要的设计文件，它既是电路安装和电路板制作等工艺设计的主要依据，也是电路实验和维修时不可缺少的文件。总体电路涉及的方面和问题很多，不可能一次画出来而

23、不存在任何问题，未通过实验的检验，不能算是正式的总体电路图，而只能是一个总体电路草图。绘制总体电路图应注意：合理布局元器件、尽量把总体电路画在一张纸上、电路中各元器件必须采用国家标准规定的图形符号如使用GB/T4728电气简图用图形符号。在Protel 99 SE 绘图软件下绘制多功能数字电子钟总电路图，如附录1所示。3.3 原理说明整个电路图由基准信号产生（1Hz）、计时电路、译码显示部分、校时电路、整点报时电路五个部分。当晶振产生的信号经过分频器的分频后输入计时部分，经过译码显示将其数字化，并且由校时电路控制各计数部分的个位和1Hz方波，正点前10秒开始，蜂鸣器1秒响1秒停地响5次，最终实

24、现整个电路的设计。四、数字电子钟的仿真借助Multisim 2001 和Proteus 软件对电路进行仿真。Multisim 2001 软件是EWB 软件的最新版本，专门用于电路仿真，是迄今为止使用最方便、最直观的仿真软件，增加了大量的PLC 元件模型，可以仿真更复杂的数字电路，在保留了EWB 形象直观等优点的基础上，大大增强了软件的仿真测试和分析功能，大大扩充了元件库中的元件的数目，特别是增加了大量与实际元件对应的元件模型，使得仿真设计的结果更精确、更可靠、更具有实用性。Proteus 软件有十多年的历史，在全球广泛使用，除了其具有和其它EDA 工具一样的原理布图、PCB 自动或人工布线及电

25、路仿真的功能外，其革命性的功能是，它的电路仿真是互动的，针对微处理器的应用，还可以直接在基于原理图的虚拟原型上编程，并实现软件源码级的实时调试。4.1 秒脉冲产生电路仿真利用Multisim 2001 对脉冲产生电路进行了仿真，仿真电路如图4.1 所示。该电路用于产生一个标准的秒脉冲信号，因此对于波形的频率稳定性较高，若选用555 芯片则无法满足这一要求，因此选用选用选频特性很好的石英晶体构成振荡器，输出稳定的脉冲波形。理论上，晶振附近的电容一般取1530pF，本电路选用常用的22pF电容。图4.1 秒脉冲产生电路仿真4.2 秒、分、时电路的仿真 Proteus 软件的强大仿真功能，使得仿真设

26、计的结果更精确、更可靠、更具有实用性，且包含了时钟电源，计数器、译码显示电路中所有的元器件，因此利用了Proteus 7 Professional对秒、分、时电路电路进行了仿真，仿真电路如图4.2 所示。该电路能准切的显示时间。图4.2 秒、分、时电路仿真4.3校时电路的仿真利用了Proteus 7 Professional对该电路进行了仿真。当断开开关K3时，电路进入校时状态。通过开关K1、K2可分别对小时和分钟单独校时，对分钟校时的时候，最大分钟不向小时进位。校时的方式为自动快速调整和手动调整。仿真电路如图4.，图4所示。从二图中可看出对分钟校时的时候，最大分钟不会向小时进位。图 校时电路

27、的仿真图 校时电路的仿真4.4整点报警电路的仿真利用了Proteus 7 Professional对整点报警电路进行了仿真，仿真电路如图5.所示。由图可知当分的显示为59，秒的十位为5，秒的个位为奇数时，蜂鸣器会发出声音，而其它时候不会。图 整点报警电路的仿真图 整点报警电路的仿真 五、心得与体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。本次设计共分五大部分：第一部分是秒脉冲计数器，其中主要设计了晶体振荡器、分频器电路；第二部分是计数器，其中主要介绍了74LS161，由74LS161构成秒、分的六十进制计数器，小时的二十四进制计数器及其原理

28、；第三部分是译码驱动显示电路，其中主要设计了74LS48译码器和LED七段显示器的组成；第四部分是校时电路，其中主要包括了校时电路图及原理；第五部分是整点报时电路，其中主要包括了整点报时电路图及原理。这次设计是和同学一起讨论研究的，在此感谢他们对我的帮助，感觉到团队的力量的伟大。由于这学期在数字电子技术的课上学了计数器的设计，所以计数模块对我来说很容易。每个模块都参与了，完成的时候很高兴。每次课程设计是一次难得的锻炼机会，让我们能够充分利用所学过的理论知识还有自己的想象的能力，另外还让我们学习查找资料的方法，以及自己处理分析电路，设计电路的能力。我相信是对我的一个很好的提高。平时在学习理论知识

29、的时候，我们应该更注重实践。这次的课程设计让我懂得了它们在实际中的用途，还有我们身边的很多数字钟电路，这些都是我们自己可以实现的，以前那些神秘的东西在不断的学习过程中变得不再那么神秘，我相信，以后还有更多的谜底被揭开。通过这次课程设计，我还更加深了理论知识的学习。这次的设计电路我用到了计数器、译码器等，通过自己分析和设计更好地运用了它们，而且还学会了它们更多的功能，发现它们的功能远比书上说的多很多，可以利用不同的接法设计出各种各样不同的电路出来。设计中运用Protel99SE软件绘制了单元电路以及总体电路图；借助Multisim2001和Proteus 7 Professional仿真软件对单

30、元电路进行了虚拟实验,基本达到了设计要求。 最后再次感谢李老师的监督指导和同学对我的帮助。参考文献1彭介华.电子技术课程设计指导M.北京：高等教育出版社2孙梅生，李美莺，徐振英. 电子技术基础课程设计M. 北京：高等教育出版社3梁宗善. 电子技术基础课程设计M. 武汉：华中理工大学出版社4张玉璞，李庆常. 电子技术课程设计M. 北京：北京理工大学出版社实验测试（第二版）M.武汉：华中科技大学出版社6杨冰.数字电路设计与实践.华东师范大学出版社.19917林存良.电子技术基础.人民教育出版社. 19858杨爱琴.数字电路与逻辑.科技出版社. 19969华成英、童诗白.模拟电子技术基础.（第四版）

31、.高等教育出版社.200610om11附录1数字电子钟总电路图序号代号名称型号与规格数量备注1Y1石英晶体32768Hz12C1C2电容22pF23C3C19电容174U1U6译码/驱动器74LS4865U11U16计数器74LS16166U7、U9、U17、U19二输入与非门74LS40047U8、U10 二输入与门74LS0828V1NPN型硅管901319LED1LED6数码管7SEG6共阴极10K1、K22位指拨开关EL0405RA-102K-PF211K34位指拨开关EL0405RA-102K-PF112U18六反向器74LS141施密特性13R0、 R43、R44电阻1k314R1R42电阻2204215R45电阻22M116R46电阻150K1附录2电路元件明细表