半导体名词解释(36页).doc

《半导体名词解释(36页).doc》由会员分享，可在线阅读，更多相关《半导体名词解释(36页).doc（36页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、-1)2)3)4) 半导体名词解释-第 36 页5) Acetone 丙酮丙酮是有机溶剂的一种，分子式为CH3COCH3性质：无色，具剌激性薄荷臭味的液体用途：在FAB内的用途，主要在于黄光室内正光阻的清洗、擦拭毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量的丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、恶心、呕吐、目眩、意识不明等。允许浓度：1000ppm6) Active Area 主动区域MOS核心区域，即源，汲，闸极区域7) AEI蚀刻后检查（1） AEI 即After Etching Inspection，在蚀刻制程光阻去除前和光阻去除后，分别

2、对产品实施主检或抽样检查。（2） AEI的目的有四： 提高产品良率，避免不良品外流。 达到品质的一致性和制程的重复性。 显示制程能力的指标。 防止异常扩大，节省成本（3） 通常AEI检查出来的不良品，非必要时很少做修改。因为除去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。生产成本增高，以及良率降低的缺点。4） Al-Cu-Si 铝硅铜金属溅镀时所使用的原料名称，通常是称为Target，其成份为0.5%铜，1%硅及98.5%铝，一般制程通常是使用99%铝 1%硅后来为了金属电荷迁移现象(Electromigration) 故渗加0.5%铜降低金属电荷迁移5） Alkaline

3、 Ions 碱金属雕子如Na+，K+，破坏氧化层完整性，增加漏电密度，减小少子寿命，引起移动电荷，影响器件稳定性。其主要来源是：炉管的石英材料，制程气体及光阻等不纯物。6） Alloy 合金半导体制程在蚀刻出金属连线后，必须加强Al与SiO2间interface的紧密度，故进行Alloy步骤，以450作用30min，增加Al与Si的紧密程度，防止Al层的剥落及减少欧姆接触的电阻值，使RC的值尽量减少。7） Aluminum 铝一种金属元素，质地坚韧而轻，有延展性，容易导电。普遍用于半导体器件间的金属连线，但因其易引起spike及Electromigration，故实际中会在其中加入适量的Cu或

4、Si8） Anneal 回火又称退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。a) 激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用。b) 消除损伤：离子植入后回火是为了修复因高能加速的离子直接打入芯片而产生的损毁区（进入底材中的离子行进中将硅原子撞离原来的晶格位置，致使晶体的特性改变）。而这种损毁区，经过回火的热处理后即可复原。这种热处理的回火功能可利用其温度、时间差异来控制全部或局部的活化植入离子的功能c) 氧化制程中的回火主要是为了降低界面态电荷，降低SiO2的晶格结构退火方式： 炉退火 快速退火：

5、脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等)9） Angstrom 埃() 是一个长度单位，1=10-10米,其大小为1公尺的佰亿分之一，约人的头发宽度的伍拾万分之一。此单位常用于IC制程上，表示膜层(如SiO2，POLY，SIN)厚度时用10） Argon 氩气 11） Arc Chamber 弧光反应室 弧光反应室,事实上就是一个直流式的电浆产生器。因为所操作的电流对电压的区域是在弧光电浆内。12） APM( Ammonia , hydrogen-Peroxide Mixing ) 又称 SC-1 ( Standard Cleaning

6、solution - 1 )主要化学试剂是NH4OH/H2O2/D.I .water,常用比率为1：1：6。能有效去处除无机颗粒，有机沉淀及若干金属玷污，去除颗粒能力随NH4OH增加而增加。13） Backing Pump 辅抽泵 在高真空系统中，要想很快建立我们所需的高真空，单纯靠高真空泵是不行的（因高真空泵启动时系统必须已经在低真空条件下），所以我们在系统中加入一个辅抽泵（如油泵）,先对系统建立初真空，再由高真空泵对系统建立高真空。14） Bake, Soft bake, Hard bake烘培、软烤、预烤烘烤（Bake）:在集成电路芯片的制造过程中，将芯片置于稍高温 (60C250C)的

7、烘箱或热板上均可谓之烘烤。随其目的不同，可区分为软烤(Soft bake)与预烤(Hard bake)。软烤(Soft bake) :其使用时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片的附着力。预烤(Hard bake):又称为蚀刻前烘烤(pre-etch bake)，主要目的为去除水气，增加光阻附着性，尤其在湿蚀刻(wet etching)更为重要，预烤不完全常会造成过蚀刻。15） Barrier Layer 阻障层 为了防止铝合金与硅的的接触界面发生尖峰（spiking）现象，并降低彼此的接触电阻，在铝合金与硅之间加入一层称为阻障层的导体材料，常见的有Ti

8、/TiN及TiW。16） BB ：Birds Beak 鸟嘴 在用Si3N4作为掩膜制作field oxide时，在Si3N4覆盖区的边缘，由于氧或水气会透过Pad Oxide Layer扩散至Si-Substrate表面而形成SiO2，因此Si3N4边缘向内会产生一个鸟嘴状的氧化层，即所谓的Birds Beak。其大小与坡度可由改变Si3N4与Pad Oxide的厚度比及Field Oxidation的温度与厚度来控制17） Boat 晶舟 Boat原意是单木舟。在半导体IC制造过程中，常需要用一种工具作芯片传送及加工，这种承载芯片的工具，我们称之为Boat。一般Boat有两种材质，一是石英

9、（Quartz），另一碳化硅（SiC）。SiC Boat用在温度较高(Drive in)及LPSiN的场合。SiC BoatQuartz Boat 18） BOE(Buffer Oxide Etching) B. O. E.是HF与NH4F依不同比例混合而成。6:1 BOE蚀刻即表示HF: NH4F =l:6的成份混合而成。HF为主要的蚀刻液，NH4F则做为缓冲剂使用。利用NH4F固定H的浓度，使之保持一定的蚀刻率。 HF会侵蚀玻璃及任何硅石的物质，对皮肤有强烈的腐蚀性，不小心被溅到，应用大量冲洗。19） Boundary Layer 边界层 假设流体在芯片表面流速为零，则流体在层流区及芯片表

10、面将有一个流速梯度存在，称为边界层（Boundary Layer）20） BPSG(boron-phosphor-silicate-glass) BPSG : 为硼磷硅玻璃，含有B,P元素的SiO2 , 加入B,P可以降低Flow 温度，并且P吸附一些杂质离子，流动性比较好，作为ILD的平坦化介质。21） Breakdown Voltage 崩溃电压左图是一个典型PN二极管的电流对电压曲线，因为只有在加正向电压时才导通，但假若施加的反向电压太高且超过一特定临界值时，反向电流将急剧上升，这个现象称为电崩溃。而使崩溃现象发生的临界电压称为崩溃电压，如图中的VBD 22） Buffer Layer

11、缓冲层 通常此层沉积于两个热膨胀系数相差较大的两层之间,缓冲两者因直接接触而产生的应力作用。我们制程最常见的缓冲层即SiO2，它用来缓冲SiN4与Si直接接触产生的应力，从而提升Si3N4对Si表面附着能力SiSiO2SiN4Buffer layer23） C1 cleanClean的一种制程，它包括DHF(稀释HF)-APM(NH4OH-H2O2-H2O mixed)-HPM (HCl-H2O2-H2O mixed)24) Burn in预烧试验预烧(Burn in)为可靠性测试的一种，旨在检验出那些在使用初期即损坏的产品，而在出货前予以剔除。 预烧试验的作法，乃是将组件(产品)置于高温的环

12、境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层的外来杂质离子或腐蚀性离子将容易游离而使故障模式(Failure Mode)提早显现出来，达到筛选、剔除早期夭折产品的目的。 预烧试验分为静态预烧(Static Burn in)与动态预烧(Dynamic Burn in)两种，前者在试验时，只在组件上加上额定的工作电压及消耗额定的功率。而后者除此外并有仿真实际工作情况的讯号输入，故较接近实际况，也较严格。基本上，每一批产品在出货前，皆须作百分之百的预烧试验，但由于成本及交货期等因素，有些产品就只作抽样 (部分)的预烧试验，通过后才货。另外，对于一些我们认为它品质够稳定且够水准

13、的产品，亦可以抽样的方式进行。当然，具有高信赖度的产品，皆须通过百分之百的预烧试验25) Carrier Gas 载气 用以携带一定制程反应物（液体或气体）进反应室的气体，例如用N2携带液态TEOS进炉管，N2即可称为载气。26) Chamber真空室，反应室 专指一密闭的空间，而有特殊的用途、诸如抽真空，气体反应或金属溅镀等。因此常需对此空间的种种外在或内在环境加以控制；例如外在粒子数(particle)、湿度等及内在温度、压力、气逞流量、粒子数等达到最佳的反应条件。27) Channel 通道 ; 缝道 当在MOS的闸极加上电压（PMOS为负，NMOS为正）。则闸极下的电子或电洞会被其电场

14、所吸引或排斥而使闸极下的区域形成一反转层(Inversion layer)。也就是其下的半导体p-type变成N-type Si，N-type变成p-type Si，而与源极和汲极成同type ，故能导通汲极和源极。我们就称此反转层为通道。信道的长度Channel Length对MOS组件的 参数有着极重要的影响，故我们对POLY CD的控制需要非常谨慎28) Channel Stop Implantation 通道阻绝植入在集成电路中，各电晶体彼此间则以场氧化层（FOX）加以隔离的，因为场氧化层上方常有金属导线通过，为了防止金属层，场氧化层，底材硅产生类似 NMOS 的电容效应，场氧化层下方

15、的区域常掺有掺质浓度很高的P型层，以防止类似 NMOS 的反转层在场氧化层下发生，而破坏电晶体间的隔离。这层P型层通常称为“Channel Stop”,这层掺质是以离子植入（Implantation）的方式完成的，所以称为 通道阻绝植入。P-subN-WellP-WellPad OxidePad OxideSiN 1500ASiN 1500APRP-P-B1129) Chemical Mechanical Polishing 化学机械研磨法 随着用以隔离之用的场氧化层（FOX）,CMOS电晶体，金属层及介电层等构成IC的各个结构在芯片上建立之后，芯片的表面也将随之变得上下凸凹不平坦，致使后续制

16、程变得更加困难。而传统半导体制程用以执行芯片表面平坦化的技术，以介电层SiO2的平坦为例，计有高温热流法、各种回蚀技术及旋涂式玻璃法。当VLSI的制程推进到以下后，以上这些技术已不能满足制程需求，故而也就产生了CMP制程。所谓CPM就是利用在表面布满研磨颗粒的研磨垫（polishing pad），对凸凹不平的晶体表面，藉由化学助剂（reagent）的辅助，以化学反应和机械式研磨等双重的加工动作，来进行其表面平坦化的处理。30) Charge Trapping 电荷陷入 无特定分布位置，主要是因为MOS操作时产生的电子或电洞被氧化层内的杂质或不饱和键所捕陷造成。可以通过适当的回火来降低其浓度。3

17、1) Chemical Vapor Deposition 化学气相沉积 参与反应的气体从反应器的主气流里藉着反应气体在主气流及芯片表面的浓度差，以扩散的方式经过边界层传递到芯片的表面。反应物在表面相会后藉着芯片表面提供的能量，沉积反应发生。反应完成后，反应的副产物及未参与反应的反应气体从芯片表面吸解并进入边界层，最后进入主气流并被抽气装置抽离化学气相沉积的五个主要的步骤。（a）反应物以扩散通过界面边界层 （b）反应物吸附在晶片表面（c）化学沉积反应发生 （d）Byproduct及部分生成物以扩散通过界面边界层（e）Byproduct及部分生成物与未反应物进入主气流里,并离开系统32) Chip

18、, Die晶粒一片芯片(OR晶圆，即Wafer)上有许多相同的方形小单位，这些小单位即称为晶粒。同一芯片上的每个晶粒都是相同的构造，具有相同的功能，每个晶粒经包装后，可制成一颗颗我们日常生活中常见的IC，故每一芯片所能制造出的IC数量是很可观的。同样地，如果因制造的疏忽而产生的缺点，往住就会波及成百成千个产品。33) Clean Room 洁净室 又称无尘室。半导体加工的环境是高净化空间，恒温恒湿，对微粒要求非常高。常用class表示等级（class 1即一立方米直径大于0.5微米的微粒只有一颗）。34) CMOS （Complementary Metal Oxide Semiconducto

19、r 互补式金氧半导体） 金属氧化膜半导体(MOS,Metal-Oxide Semicoductor)其制造程序及先在单晶硅上形成绝缘氧化膜，再沉积一层复晶硅(或金属)做为闸极，利用加到闸极的电场来控制MOS组件的开关(导电或不导电)。按照导电载子的种类，MOS又可分成两种类型:NMOS(由电子导电)和PMOS(由电洞导电)。而互补式金氧半导体(CMOS, Complementary MOS）则是由NMOS及PMOS组合而成，具有省电，抗噪声能力强、一Particle免役力好等许多优点，是超大规模集成电路(VLSI)的主流。35) CDA（Compressed Dry Air ）压缩干燥空气通常

20、指压力在60到110psi之间的空气，作为控气动阀的领气阀的气体源。36) Compressive Stress 挤压应力如图所示若在理想的底材上进行薄膜沉积,反应完成后,因为薄膜与底材的热膨胀系数并不相同，将产生热应力。当薄膜热膨胀系数高于底材，则冷却的底材如图b所示，使薄膜承受在一个拉伸应力（Tensile Stress）之下；相反，薄膜热膨胀系数低于底材，则冷却的外观如图c所示，薄膜承受在一个挤压应力（Compressive Stress）之下 37) Compressor 压缩机将空气压缩形成高压气体的设备。38) Contaminant 污染物39) Constant-Surface

21、-Concentration Diffusion恒定源: 通常杂质在半导体高温扩散有两种方式:Constant-Surface-Concentration Diffusion(恒定源扩散):The vapor source maintains a constant level of surface concentration during the entire Diffusion period (like POCl3 dope) 这个扩散模式，是假设离子在界面上所具备的浓度，并不随扩散的进行而改变。且一直为一个定值所建立。换句话说，不管离子的扩散持续多久，离子在界面上的浓度将维持在一个定值下。

22、Constant-Total-Dopant Diffusion(限定源扩散): A fixed amount of dopant is deposited into the semiconductor surface in thin layer ,and the dopant subsequently diffuse into the semiconductor (like ion implantation, drive in)a Constant-Surface-Concentration Diffusionb Constant-Total-Dopant Diffusion40) Crack

23、 龟裂 ( 或裂痕 )41) CROSS Section横截面IC的制造，基本上是由一层一层的图案堆积上去，而为了了解堆积图案的结构，以改善制程，或解决制程问题，以电子显微镜(SEM)来观察，而切割横截面，观察横截面的方式，是其中较为普遍的一种。42) Cryogenic Pump 低温泵将一个表面温度降到极低，甚至结近绝对零度时，与这个表面相接触的气体分子，将会产生相变化，而凝结在低温表面上，称为低温凝结。还有一些气体虽然不能凝结，但与低温表面接触后，将因为表面与分子间的凡得瓦力（Van der Waals Force）而吸附在低温表面上，且活动性大减，称为低温吸附，Cryogenic Pu

24、mp 就是利用低温凝结和低温吸附的原理，将气体分子从容器里排出，以达到降低容器压力的目的。 Cryo pump原理:是利用吸附原理而工作： Cryo pump为高真空pump，应该和低真空pump配合使用，工作前真空度应该达到10-2mbar,否则无法工作。当吸附气体饱和后，要做regen,即将高温N2通入使凝结的气体释放而排出pump。入口处挡片吸附水泡，里面的特殊气体吸附（成液态状）43) Curing 固化当以SOG 来做介电层和平坦化的技术时，由于SOG 是一种由溶剂与含有介电材质的材料，经混合而形成的一种液态介电材料，以旋涂（Spin-on Coating）的方式涂布在芯片的表面，必

25、须经过热处理来趋离SOG本身所含的溶剂，称之为Curing.44) Cycle Time生产周期时间 指原料由投入生产线到产品于生产线产出所须的生产/制造时间。在TI-Acer，生产周期时尚两种解释 : 一为芯片产出周期时间（wafer-out time）；一为制程周期时间 (Process cycle time)芯片产出周期时间乃指单一批号的芯片由投入到产出所须的生产/制造时间。 制程周期时间则指所有芯片于单一工站平均生产/制造时间的总和，亦即每一工站均有一平均生产/制造时间，而各工站 (从头至尾)平均生产/制造的加总即为该制程的制程周期时间。目前TI-Acer Line Report的生产

26、周期时间乃探用制程周期时间。 一般而言，生产周期时间可以下列公式概略推算之： 在制品（WIP）生产周期时间产能（Throughout）45) CV Shift: 利用量测MOS电晶体在不同条件下的电容电压关系曲线，来评估MOS氧化层品质的一种技术。一般要求250CV shift：加电压量电容 Measure C-Vat 30oC21oC/min3 minWafer coolingMeasure C-Vat 30oC30不断加电压在 30时量取一条CV曲线，然升温至250再降到30时再量取一条CV曲线，发现两条CV曲线并不会完全重合，只有当C-V shift小于方符合标准。46) DC Magn

27、etron Sputter 磁控DC溅镀机为了使离子在往金属靶表面移动时获得足够的能量，除了提高极板间的电压外，还必须使离子在阴极暗区内所遭受的碰撞次数降低，就必须降低溅渡的压力，越低越好，以增长离子的平均自由径。这样一来，单位体积内的气体分子数降低，使得电浆里的离子浓度也降低，导致溅渡薄膜的沉积速率变慢。解决之道就是在DC PLASMA 里，加入一组或几组永久性电磁。利用电磁力，使电浆里的电子呈螺旋式的运动，借着电子与 气体分子间的碰撞的次数增加，让离子的浓度不至于压力的调降而急剧的减少，又能使电浆内的离子浓度与离子能量达到理想的范围，以提升金属的沉积速率。47) DC Plasma 直流电

28、浆电浆是人类近代物化史上重大的发现之一，指的是一个遭受部分离子化的气体，气体里面的组成有各种带电荷的电子，离子，及不带电的分子和原子团等。电浆产生器的两金属极板上加上直流电压而产生的电浆我们称为直流电浆。48) DC Sputtering 直流溅镀法脱离电浆的带正电荷离子，在暗区的电场的加速下，将获得极高的能量，当离子与阴电极产生轰击之后，基于能量传递的原理，离子轰击除了会产生二次电子以外，还会把电极表面的原子给“打击”出来，称为sputtering. 电极板加直流电压称为DC Sputtering.u 先决条件两个极板必须是导体,以避免带电荷粒子在电极板表面的累积。u 阴极为导电材料，称为靶

29、（Target）49) DCS SiH2Cl250) Defect Density缺点密度 缺点密度系指芯片单位面积上(如每平方公分，每平方英寸等)有多少 缺点数之意，此缺点数一般可分两大类：A.可视性缺点B不可视性缺点。前者可藉由一般光学显微镜检查出来(如桥接、断线)后者则须藉助较精密电子仪器检验(如晶格缺陷)由于芯片制造过程甚为复杂漫长，芯片上缺点数愈少，产品良率品质必然愈佳，故缺点密度常被用来当做一个工厂制造的产品品质好坏的指标。51) Densify密化CVD沈积后由于所沈积的薄膜(Thin Film)的密度很低，故以高温步骤使薄膜中的分子重新结合以提高其密度，此种高温步骤即称为密化。

30、密化通常以炉管在800以上的温度完成，但也可在RTP(Rapid Thermal Process) (快速升降温机台)完成。52) 空乏型Depletion MOS：操作性质与增强型MOS相反，它的通道不须要任何闸极的加压（Vg）便已存在，而必须在适当的Vg下才消失。53) Deposition Rate 沉积速率 表示薄膜成长快慢的参数。一般单位/min54) Depth of Well 井深 顾名思义即阱的深度。通过离子植入法植入杂质如磷离子或硼离子，然后通过Drive in将离子往下推所达到的深度。55) Design Rule设计规范 由于半导体制程技术，系一门专业、精致又复杂的技术，

31、容易受到不同制造设备制程方法( RECIPE )的影响，故在考虑各项产品如何从事制造技术完善、成功地制造出来时，须有一套规范来做有关技术上的规定，此即Design Rule，其系依照各种不同产品的需求、规格，制造设备及制程方法、制程能力，各项相关电性参数规格等考虑，订正了如： 各制程层次、线路之间距离、线宽等的规格。 各制程层次厚度、深度等的规格。 各项电性参数等的规格。 等规格，以供产品设计者及制程技术工程师等人遵循、参考56) DHFDilute HF，一般用来去除native oxide，稀释的HF( Dilute HF) HF：H2O=1:5057) Die 晶粒 一片芯片(OR晶圆，

32、即Wafer)上有许多相同的方形小单位，这些小单位即称为晶粒。 同一芯片上的每个晶粒都是相同的构造，具有相同的功能，每个晶粒经包装后，可制成一颗颗我们日常生活中常见的IC，故每一芯片所能制造出的IC数量是很可观的。同样地，如果因制造的疏忽而产生的缺点，往住就会波及成百成千个产品。58) Dielectric 介电材料 介于导电材料之间的绝缘材料。我们常用的介电材料有SiO2,Si3N4，我们需要的介电材料要求：1.良好的stepcoverage ，2.低介电常数， 3.高崩溃电压，4.低应力，5.平坦性好。介电材料的性质 良好的Step coverage、低介电常数、平坦性。 理想保护层的性质

33、 沉积均匀、抗裂能力、低针孔密度、能抵抗水气及碱金属离子的穿透，硬度佳。 主要介电材质:SiO2 PSG 与 BPSG Si3N4 59) Dielectric Constant 介电常数.介电常数是表征电容性能的一重要参数，越小越好,它与导电性能成反比。 =Cd/S ,C=S/d60) Diffusion 扩散 在一杯很纯的水上点一滴红墨水，不久后可发现水表面颜色渐渐淡去，而水面下渐渐染红，但颜色是愈来愈淡，这即是扩散的一例。在半导体工业上常在很纯的硅芯片上以预置或离子植入的方式做扩散源(即红墨水)。因固态扩散比液体慢很多(约数亿年)，故以进炉管加高温的方式，使扩散在数小时内完成61) Di

34、ffusion Coefficient 扩散系数扩散系数是描述杂质在晶体中扩散快慢的一个参数。这与扩散条件下的温度，压强，浓度成正比。 D=D0exp(-Ea/KT) D0是外插至无限大温度所得的扩散系数(cm2/s) Ea是活化能(ev) 在低浓度时,扩散系数对温度倒数为线性关系,而与浓度无关62) Diffusion Furnace 扩散炉 在半导体工业上常在很纯的硅芯片上以预置或离子植入的方式做扩散源(即红墨水)。因固态扩散比液体慢很多(约数亿年)，故以进炉管加高温的方式，使扩散在数小时内完成。这样的炉管就叫做扩散炉。63) Diffusion Pump 扩散式泵 通过加热油，油气蒸发高

35、速喷射出去，带出气体分子，达到抽气的目的。它可以达到10-5Torr.64) Dimple 凹痕表面上轻微的下陷或凹陷。65) DI Water去离子水 IC制造过程中，常需要用酸碱溶液来蚀刻，清洗芯片。这些步骤之后，又须利用水把芯片表面残留的酸碱清除。而且水的用量是相当大。 然而IC工业用水，并不是一般的自来水，而是自来水或地下水经过一系列的纯化而成。原来自来水或地下水中，含有大量的细菌，金属离子及Particle，经厂务的设备将之杀菌过滤和纯化后，即可把金属离子等杂质去除，所得的水即称为去离子水。专供IC制造的用。66) Donor 施体 我们将使原本本征的半导体产生多余电子的杂质，称为施

36、体。如掺入p的情况。67) Dopant 掺杂 在原本本征的半导体里主动的植入或通过扩散的方法将其它的原子或离子掺入进去，达到改变其电性能的方法。如离子植入。68) Dopant Drive in 杂质的赶入 我们离子植入后，一般植入的离子分布达不到我们的要求，我们通过进炉管加高温的方式将离子进行扩散，以达到我们对离子分布的要求，同时对离子植入造成的缺陷进行修复。69) Dopant Source掺杂源我们将通过扩散的方法进行掺杂的物资叫掺杂源，例如将Poly里掺入P的POCl3我们将其叫掺杂源。70) Doping掺入杂质 为使组件运作，芯片必须掺以杂质，一般常用的有： 1.预置: 在炉管内

37、通以饱和的杂质蒸气，使芯片表面有一高浓度的杂质层，然后以高温使杂质驱入，扩散;或利用沉积时同时进行预置。 2.离子植入: 先使杂质游离，然后加速植入芯片。71) Dosage 剂量 表示离子数的一个参数。72) DRAM, SRAM动态，静态随机存取内存随机存取记忆器可分动态及静态两种，主要的差异在于动态随机存取内存(DRAM)，在一 段时间(一般是0.5ms5ms）后，数据会消失，故必须在数据未消失前读取原数据再重写(refresh)，此为其最大缺点，此外速度较慢也是其缺点。而DRAM的最大好处为，其每一记忆单元(bit)只需一个Transistor(晶体管）+一个Capacitor(电容器

38、)，故最省面积，而有最高的密度。而SRAM则有不需重写、速度快的优点，但是密度低，其每一记忆单元(bit)有两类:1. 需要六个Transistor(晶体管）2. 2四个Transistor(晶体管）+两个Load resistor(负载电阻)。由于上述它优缺点，DRAM一般皆用在PC(个人计算机)或其它不需高速且记忆容量大的记忆器，而SRAM则用于高速的中大型计算机或其它只需小记忆容量，如：监视器(Monitor)、打印机(Printer)等周控制或工业控制上。G汲极 P-SiN-SN-D73) Drain 汲极 通过掺杂，使其电性与底材P-Si相反的，我们将其称为汲极与源极。74) Dri

39、ve In 驱入 离子植入(ion implantation)虽然能较精确地选择杂质数量，但受限于离子能量，无法将杂质打入芯片较深(um级)的区域，因此需借着原子有从高浓度往低浓度扩散的性质，在相当高的温度去进行，一方面将杂质扩散到较深的区域，且使杂质原子占据硅原子位置，产生所要的电性，另外也可将植入时产生的缺陷消除。此方法称的驱入。此法不再加入半导体杂质总量，只将表面的杂质往半导体内更深入的推进。 在驱入时，常通入一些氧气因为硅氧化时，会产生一些缺陷，如空洞(Vacancy)，这些缺陷会有助于杂质原子的扩散速度。另外，由于驱入是藉原子的扩散，因此其方向性是各方均等，甚至有可能从芯片逸出(ou

40、t-diffusion)，这是需要注意的75) Dry Oxidation 干式氧化在通入的气体中只有氧气与载气，只有氧气与底材发生氧化反应。我们将这种氧化叫干式氧化。 如我们的Gate-OX，这种方法生成的SiO2质量比较好，但生成速度比较慢。76) Dry pump Dry pump是最基本的真空pump,它是利用螺杆原理来工作的，它主要的特点是可以从大气压下直接开始抽气，所以可以单独使用。 一般真空度要求不高（E-3torr以下）如CVD及furnace仅使用dry pump即可 特点：Fewer moving parts Higher Reliability Less complexi

41、ty High speed1. Dry pump用在chamber由大气压下直接抽真空，可以维持进出口压差105倍2. Dry pump有电源（电源使马达带动螺杆式转子转动）3. 有N2 purge(稀释防止particle沉积在间隙内)4. Colling water(防止温度过高使pump无法运转) 77) Dummy Wafer 挡片 对制程起一定辅助作用的硅片，区别于产品、控片，一般对其质量要求不是很高。1）由于炉管的两端温度不稳定，气体的流量不稳定，所以我们在Boat的两端放入不是产品 的硅片，我们将这样的硅片叫挡片。 2）离子植入若产品不足，则需补上非产品的硅片，即挡片78) El

42、ectron/Hole电子/电洞电子是构成原子的带电粒子，带有一单位的负电荷，环绕在原子核四周，形成原子。 电洞是晶体中，在原子核间的共享电子，因受热干扰或杂质原子取代，电子离开原有的位置所遗留下来的空缺 因缺少一个电子，无法维持电中性， 可视为带有一单位的正电荷。79) Electrical Breakdown 电崩溃 当NMOS的沟道缩短，沟道接近汲极地区的载子将倍增，这些因载子倍增所产生的电子，通常吸往汲极，而增加汲极电流的大小，部分电子则足以射入闸氧化层里，而产生的电洞，将流往低材，而产生底材电流；另一部分的电洞则被源极收集，使npn现象加强，热电子的数量增加，足使更多的载子倍增，当超

43、过闸极氧化层的承受能力时，就击穿闸氧化层，我们将这种现象叫电崩溃。80) Electromigration电子迁移所谓电子迁移，乃指在电流作用下的金属。此系电子的动量传给带正电的金属离子所造成的。当组件尺寸愈缩小时，相对地电流密度则愈来愈大;当此大电流经过集成电路中的薄金属层时，某些地方的金属离子会堆积起来，而某些地方则有金属空缺情形，如此一来，堆积金属会使邻近的导体短路，而金属空缺则会引起断路。材料搬动主要原动力为晶界扩散。以溅镀法所沉积的Al，经过适当的Anneal之后，通常是以多晶（Poly-Crystalline）形式存在，当导电时，因为电场的影响，Al原子将沿着晶粒界面（Grain-

44、Boundary）移动。有些方法可增加铝膜导体对电迁移的抗力，例如:加入抗电移能力较强的金属，如Cu81) Ellipsometer椭圆测厚仪 将已知波长的入射光分成线性偏极或圆偏极，照射2003-7-17在待射芯片，利用所得的不同椭圆偏极光的强度讯号，以Fourier分析及 Fresnel方程式，求得待测芯片膜厚与折射率的仪器，称为椭圆测厚仪。简单的结构如下图所示:82) EM（Electron Migration Test）电子迁移可靠度测试当电流经过金属导线，使金属原子获得能量，沿区块边界(Grain Boundaries)扩散(Diffusion)，使金属线产生空洞(Void)，甚至断

45、裂，形成失效。其对可靠度评估可用电流密度线性模型求出：AFJ(stress)/J(op)nexpEa/Kb(1/T(top)-1/T(stress)TFAFT(stress)83) Energy能量 能量是物理学的专有名词。 如下图，B比A的电压正l00伏，若在A板上有一电子受B板正电吸引而加速跑到B板，这时电子在B板就比在A板多了100电子伏特的能量。84) 增强型Enhance MOS：|Vg|Vt|时，处于“开（ON）”的状态，且当|Vg|Vt|时，电晶体则在“关（OFF）”的状态。它的通道必须在闸极处于适当的电压下时才会形成。85) EPI WAFER磊晶芯片 磊晶系在晶体表面成长一层晶体。86) Epitaxy 磊晶 外延附生：一种矿物的结晶附于另一矿物结晶表面的生长，这样两种矿物的结晶基层就会有同