《实验四 八位七段数码管动态显示电路的设计(4页).doc》由会员分享，可在线阅读，更多相关《实验四 八位七段数码管动态显示电路的设计(4页).doc（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、- 八位七段数码管动态显示电路的设计一、 实验目的1、 了解数码管的工作原理。2、 学习七段数码管显示译码器的设计。3、 学习VHDL的CASE语句及多层次设计方法。二、 实验原理七段数码管是电子开发过程中常用的输出显示设备。在实验系统中使用的是两个四位一体、共阴极型七段数码管。其单个静态数码管如下图4-4-1所示。图4-1 静态七段数码管由于七段数码管公共端连接到GND（共阴极型），当数码管的中的那一个段被输入高电平，则相应的这一段被点亮。反之则不亮。共阳极性的数码管与之相么。四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。八个数码管的a、b、c、d、e
2、、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。三、 实验内容本实验要求完成的任务是在时钟信号的作用下，通过输入的键值在数码管上显示相应的键值。在实验中时，数字时钟选择1024HZ作为扫描时钟，用四个拨动开关做为输入，当四个拨动开关置为一个二进制数时，在数码管上显示其十六进制的值。四、 实验步骤1、 打开QUARTUSII软件，新建一个工程。2、 建完工程之后，再新建一个VHDL File，打开VHDL编辑器对话框。3、 按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序，用户可参照光盘中提供的示例程序。4、 编写完VHDL程序
3、后，保存起来。方法同实验一。5、 对自己编写的VHDL程序进行编译并仿真，对程序的错误进行修改。6、 编译仿真无误后，根据用户自己的要求进行管脚分配。分配完成后，再进行全编译一次，以使管脚分配生效。7、 根据实验内容用实验导线将上面管脚分配的FPGA管脚与对应的模块连接起来。如果是调用的本书提供的VHDL代码，则实验连线如下：CLK：FPGA时钟信号，接数字时钟CLOCK3，并将这组时钟设为1024HZ。KEY3.0：数码管显示输入信号，分别接拨动开关的S4，S3，S2，S1。LEDAG6.0：数码管显示信号，接数码管的G、F、E、D、C、B、A。SEL2.0：数码管的位选信号，接数码管的SE
4、L2、SEL1、SEL0。8、 用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。观察实验结果是否与自己的编程思想一致。五、 实验现象与结果以设计的参考示例为例，当设计文件加载到目标器件后，将数字信号源模块的时钟选择为1464HZ，拨动四位拨动开关，使其为一个数值，则八个数码管均显示拨动开关所表示的十六进制的值。六、源代码library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity smg is port( clk : in st
5、d_logic; -定义动态扫描时钟信号 k : in std_logic_vector(3 downto 0); -定义四位输入信号 ledag : out std_logic_vector(6 downto 0); -定义七位输出信号 del : buffer std_logic_vector(2 downto 0) -定义八位数码管位置显示信号 ); end smg;architecture beha of smg is Signal key:std_logic_vector(3 downto 0); beginprocess(clk) variable dount : std_logic_vector(2 downto 0); begin if clkevent and clk=1 then -检测时钟上升沿 dount:=dount+1; -计数器dount累加 end if; delkeykeykeykeykeykeykeykey ledag ledag ledag ledag ledag ledag ledag ledag ledag ledag ledag ledag ledag ledag ledag ledag null; end case; end process; end beha;-第 4 页-