《2022年实验三集成触发收集 .pdf》由会员分享，可在线阅读，更多相关《2022年实验三集成触发收集 .pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、实验七集成触发器一、实验目的1、掌握基本RS、JK、D 等常用触发器的逻辑功能及其测试方法；2、研究时钟脉冲的触发作用。二、预习要求1、预习教材相关内容，了解触发器功能及时钟边沿。2、确定实验线路连接，画出接线图，拟定实验必要的表格。三、实验内容1基本 R-S 触发器功能与非门（74LS00）按图连接成基本RS 触发器， 置位端 S和复位端R 接 0/1 开关，输出端 Q 和 Q 接 LED 。改变输入端R、S的状态，测试并将测试结果填入下表中。与RS 触发器真值表比较。2. J-K 触发器逻辑功能测试：（1）测试异步复位端RD和异步置位端SD的功能。74LS112 触发器的 SD、RD、J、
2、K 接 0/1 开关，输出端Q 和Q接 LED ，CP 接手动单脉冲源。按下表要求，在RD、SD作用期间改变J、K、CP 的状态，观察LED 显示状态，测试并记录RD、SD对输出状态的控制作用。（2）J-K 触发器逻辑功能测试：改变 J、K 的状态，并用RD、SD端对触发器进行异步置位或复位（即设置现态Qn） 。按下表要求测试其逻辑功能并记录于表中。J K CP QnQn+10 0 0 1 0 1 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 4 页 - - - - -
3、 - - - - 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 0 1 （3）观察 J-K 触发器分频功能74LS112 按下图接线， J、 K 接高电平（ 1） ，CP 接 2KHz 连续脉冲源， RD、SD接高电平（ 1） 。用示波器同时观察并记录CP、 Q 端波形，验证2 分频的功能。3. D 触发器 74LS74 逻辑功能测试：（1）测试异步复位端RD和异步置位端SD的功能。74LS74 一个触发器的SD、RD、D 接 0/1 开关，输出端Q 和 Q 接 LED，CP 接手动单脉冲源。按下表要求，在RD、SD作用期间改变D、 CP 的状态，观察LED 显示状态，测试并
4、记录RD、SD对输出状态的控制作用。（2）D 触发器逻辑功能测试：改变 D 的状态，并用RD、SD端对触发器进行异步置位或复位（即设置现态Qn） 。按下表要求测试其逻辑功能并记录于表中。D CP QnQn+10 1 接示波器CH2 接示波器CH1 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 4 页 - - - - - - - - - 0 0 1 1 0 1 0 1 （3）观察 D 触发器分频功能74LS74 按下图接线， CP 接 2KHz 连续脉冲源， RD、SD接
5、高电平（ 1） 。用示波器同时观察并记录CP、Q 端波形，验证2 分频的功能。（4）选做实验内容自选器件设计一个简易的2 人抢答器， 该抢答器具有如下功能（可在 Multisim 中仿真）：每位选手控制一个抢答按钮，按下按钮发出抢答信号；竞赛主持人持有一个复位按钮，用于每次抢答前将电路复位。竞赛开始后， 先按下按钮的选手抢答成功，对应的指示灯亮，并使对方的按钮不起作用。四、实验仪器数字逻辑实验箱，示波器，74LS00，74LS112，74LS74。五、实验报告要求1RS、JK、D 触发器功能验证结论。2. 阐述基本 R-S 触发器输出状态“不变”和“不定”的含义。3. 总结 SD、RD的作用。
6、4说明触发器状态翻转的时钟边沿（即触发方式）和相关结论。5. 触发器的分频作用。六、实验用元件介绍触发器是一种具有记忆功能的二进制存贮器件，是组成各种时序逻辑电路的基本器件之一。就触发器功能而言，有RS、JK、D、T、 T触发器。就触发器结构而言，一般有主从、 边沿之分。 边沿型触发器有较好的抗干扰性能。D 触发器和JK 触发器都有TTL和 CMOS 集成产品。1、基本 RS 触发器可由二个与非门所组成，如图所示，没有单独的集成产品。在相应的置位端（S）或复位端（ R）加有效电平（信号） ，基本 RS 触发器置位（ Q = 1）或复位（ Q = 0） 。图接示波器CH2 接示波器CH1 名师资
7、料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 4 页 - - - - - - - - - 示与非门组成的基本RS 触发器，有效触发电平为低电平“0” ，其功能见附表。2、JK 触发器本试验用74LS112 是主从型负沿触发双JK 集成触发器 ( 带预置端和清除端) ，其外引线排列及功能见图和附表。JK 触发器具有保持、置数和计数三种功能。由CP=1 期间 J、K 的状态（按真值表）决定 CP 脉冲下跳后触发器状态Qn+1。即触发器初态和次态按CP 的下跳沿划分。表中Qn是 C
8、P 下跳前触发器状态，称为初态；Qn+1称为次态。 74LS112 的 S 端、 R 端是低电平有效的直接置位端、直接复位端， 该 2 引脚信号不受CP 控制。主从型 JK 触发器的逻辑符号如图所示。3、D 触发器74LS74 是边沿型双D 触发器， 时钟 CP 上跳沿有效， 即触发器初态和次态按CP 的上升沿划分。 74LS74 的引脚如图， D 触发器功能见附表，逻辑符号见上右图。C1 1J 1K SDRDQ Q CP C1 1D SDRDQ Q RS 触发器真值名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 4 页 - - - - - - - - -