《先进的芯片尺寸封装技术及其发展前景.docx》由会员分享，可在线阅读，更多相关《先进的芯片尺寸封装技术及其发展前景.docx（14页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、先进的芯片尺寸封装(CSP)技术及其发展前景王振宇，成 立，高 平，史宜巧，祝 俊（江苏大学电气信息工程学院，江苏 镇江 212013） 摘要：概述了芯片尺寸封装（CSP）的基本结构与分类，通过与传统封装形式进行对比，指出了 CSP技术具有的突出优点，最后举例说明了它的最新应用，并展望了其发展前景。 关键词：微电子封装技术；芯片尺寸封装；表面组装技术 中图分类号：TN305.94;TN407 文献标识码：A 文章编号：1003-353X(2003)12-0039-05 1 引言 汽车电子装置与其他消费类电子产品的飞速发展，微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本
2、”发展趋势带来的挑战与机遇。QFP（四边引脚扁平封装）、TQFP（塑料四边引脚扁平封装）作为表面安装技术（SMT）的主流封装形式一直受到业界的青睐，但当它们在0.3mm引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难，尤其是在批量生产的情况下，成品率将大幅下降。因此以面阵列、球形凸点为I/O的BGA（球栅阵列）应运而生，以它为基础继而又发展为芯片尺寸封装（Chip Scale Package，简称 CSP）技术。采用新型的CSP技术可以确保VLSI在高性能、高可靠性的前提下实现芯片的最小尺寸封装（接近裸芯片的尺寸），而相对成本却更低，因此符合电子产品小型化的发
3、展潮流，是极具市场竞争力的高密度封装形式。 CSP技术的出现为以裸芯片安装为基础的先进封装技术的发展，如多芯片组件(MCM)、芯片直接安装(DCA),注入了新的活力，拓宽了高性能、高密度封装的研发思路。在MCM技术面临裸芯片难以储运、测试、老化筛选等问题时，CSP技术使这种高密度封装设计柳暗花明。 2 CSP技术的特点及分类 2.1 CSP之特点 根据J-STD-012标准的定义，CSP是指封装尺寸不超过裸芯片1.2倍的一种先进的封装形式1 。CSP实际上是在原有芯片封装技术尤其是BGA小型化过程中形成的，有人称之为BGA（微型球栅阵列，现在仅将它划为CSP的一种形式），因此它自然地具有BGA
4、封装技术的许多优点。1）封装尺寸小，可满足高密封装 CSP是目前体积最小的VLSI封装之一，引脚数（I/O数）相同的CSP封装与QFP、BGA尺寸比较情况见表12。由表1可见，封装引脚数越多的CSP尺寸远比传统封装形式小，易于实现高密度封装，在IC规模不断扩大的情况下，竞争优势十分明显，因而已经引起了IC制造业界的关注。 一般地，CSP封装面积不到0.5mm节距QFP的 1/10，只有BGA的1/31/103。在各种相同尺寸的芯片封装中，CSP可容纳的引脚数最多，适宜进行多引脚数封装，甚至可以应用在I/O数超过2000 的高性能芯片上。例如，引脚节距为0.5mm，封装尺寸为4040的QFP，引
5、脚数最多为304根，若要增加引脚数，只能减小引脚节距，但在传统工艺条件下，QFP难以突破0.3mm的技术极限；与 CSP相提并论的是BGA封装，它的引脚数可达6001000根，但值得重视的是，在引脚数相同的情况下，CSP的组装远比BGA容易。 （2）电学性能优良 CSP的内部布线长度（仅为0.81.0mm）比QFP或BGA的布线长度短得多 4，寄生引线电容(0.001m)、引线电阻（0.001nH）及引线电感（0.001pF）均很小，从而使信号传输延迟大为缩短。CSP的存取时间比QFP或BGA短1/ 51/6左右，同时CSP的抗噪能力强，开关噪声只有DIP（双列直插式封装）的1/2。这些主要电
6、学性能指标已经接近裸芯片的水平，在时钟频率已超过双G的高速通信领域，LSI芯片的CSP将是十分理想的选择。(3)测试、筛选、老化容易MCM技术是当今最高效、最先进的高密度封装之一，其技术核心是采用裸芯片安装，优点是无内部芯片封装延迟及大幅度提高了组件封装密度，因此未来市场令人乐观。但它的裸芯片测试、筛选、老化问题至今尚未解决，合格裸芯片的获得比较困难，导致成品率相当低，制造成本很高4；而CSP则可进行全面老化、筛选、测试，并且操作、修整方便，能获得真正的KGD芯片，在目前情况下用CSP替代裸芯片安装势在必行。 （4）散热性能优良 CSP封装通过焊球与PCB连接，由于接触面积大，所以芯片在运行时
7、所产生的热量可以很容易地传导到PCB上并散发出去；而传统的TSOP（薄型小外形封装）方式中，芯片是通过引脚焊在PCB上的，焊点与PCB板的接触面积小，使芯片向PCB板散热就相对困难。测试结果表明，通过传导方式的散热量可占到80%以上。 同时，CSP芯片正面向下安装，可以从背面散热，且散热效果良好，10mm10mm CSP的热阻为35/W，而TSOP、QFP的热阻则可达40/W。若通过散热片强制冷却，CSP的热阻可降低到4.2，而QFP的则为11.83。 （5）封装内无需填料 大多数CSP封装中凸点与热塑性粘合剂的弹性很好，不会因晶片与基底热膨胀系数不同而造成应力，因此也就不必在底部填料(und
8、erfill)，省去了填料时间与填料费用 5，这在传统的SMT封装中是不可能的。 （6）制造工艺、设备的兼容性好 CSP与现有的SMT工艺与基础设备的兼容性好，而且它的引脚间距完全符合当前使用的SMT标准（0.51mm），无需对PCB进行专门设计，而且组装容易，因此完全可以利用现有的半导体工艺设备、组装技术组织生产。 2.2 CSP的基本结构及分类 CSP的结构主要有4部分：IC芯片，互连层，焊球（或凸点、焊柱），保护层。互连层是通过载带自动焊接（TAB）、引线键合（WB）、倒装芯片（FC）等方法来实现芯片与焊球（或凸点、焊柱）之间内部连接的，是CSP封装的关键组成部分。CSP的典型结构如图1
9、所示6。 目前全球有50多家IC厂商生产各种结构的CSP产品。根据目前各厂商的开发情况，可将CSP封装分为下列5种主要类别7、3： （1）柔性基板封装（Flex Circuit Interposer） 由美国Tessera公司开发的这类CSP封装的基本结构如图2所示。主要由IC芯片、载带（柔性体）、粘接层、凸点（铜/镍）等构成。载带是用聚酰亚胺与铜箔组成。它的主要特点是结构简单，可靠性高，安装方便，可利用原有的TAB（Tape Automated Bonding）设备焊接。（2）刚性基板封装（Rigid Substrate Interposer） 由日本Toshiba公司开发的这类CSP封装,
10、实际上就是一种陶瓷基板薄型封装，其基本结构见图3。它主要由芯片、氧化铝（Al2O 3）基板、铜（Au）凸点与树脂构成。通过倒装焊、树脂填充与打印3个步骤完成。它的封装效率（芯片与基板面积之比）可达到75，是相同尺寸的 TQFP的2.5倍。（3）引线框架式CSP封装（Custom Lead Frame） 由日本Fujitsu公司开发的此类CSP封装基本结构如图4所示。它分为Tape-LOC与MF-LOC 两种形式，将芯片安装在引线框架上，引线框架作为外引脚，因此不需要制作焊料凸点，可实现芯片与外部的互连。它通常分为Tape-LOC与MF-LOC 两种形式。 （4）圆片级CSP封装（Wafer-L
11、evel Package） 由ChipScale公司开发的此类封装见图5。它是在圆片前道工序完成后，直接对圆片利用半导体工艺进行后续组件封装，利用划片槽构造周边互连，再切割分离成单个器件。WLP主要包括两项关键技术即再分布技术与凸焊点制作技术。它有以下特点：相当于裸片大小的小型组件（在最后工序切割分片）；以圆片为单位的加工成本（圆片成本率同步成本）；加工精度高（由于圆片的平坦性、精度的稳定性）。 (5）微小模塑型CSP (Minute Mold) 由日本三菱电机公司开发的CSP结构如图6所示。它主要由IC芯片、模塑的树脂与凸点等构成。芯片上的焊区通过在芯片上的金属布线与凸点实现互连，整个芯片浇
12、铸在树脂上，只留下外部触点。这种结构可实现很高的引脚数，有利于提高芯片的电学性能、减少封装尺寸、提高可靠性，完全可以满足储存器、高频器件与逻辑器件的高I/O数需求。同时由于它无引线框架与焊丝等，体积特别小，提高了封装效率。 除以上列举的5类封装结构外，还有许多符合 CSP定义的封装结构形式如BGA、焊区阵列CSP、叠层型CSP（一种多芯片三维封装）等。 3 CSP封装技术展望 3.1 有待进一步研究解决的问题 尽管CSP具有众多的优点，但作为一种新型的封装技术，难免还存在着一些不完善之处。 （1）标准化 每个公司都有自己的发展战略，任何新技术都会存在标准化不够的问题。尤其当各种不同形式的CSP
13、融入成熟产品中时，标准化是一个极大的障碍 8。例如对于不同尺寸的芯片，目前有多种CSP形式在开发，因此组装厂商要有不同的管座与载体等各种基础材料来支撑，由于器件品种多，对材料的要求也多种多样，导致技术上的灵活性很差。另外没有统一的可靠性数据也是一个突出的问题。CSP要获得市场准入，生产厂商必须提供可靠性数据,以尽快制订相应的标准。CSP迫切需要标准化，设计人员都希望封装有统一的规格，而不必进行个体设计。为了实现这一目标，器件必须规范外型尺寸、电特性参数与引脚面积等，只有采用全球通行的封装标准，它的效果才最理想9。 （2）可靠性 可靠性测试已经成为微电子产品设计与制造一个重要环节。CSP常常应用
14、在VLSI芯片的制备中，返修成本比低端的QFP要高，CSP的系统可靠性要比采用传统的SMT封装更敏感，因此可靠性问题至关重要。虽然汽车及工业电子产品对封装要求不高，但要能适应恶劣的环境，例如在高温、高湿下工作，可靠性就是一个主要问题。另外，随着新材料、新工艺的应用，传统的可靠性定义、标准及质量保证体系已不能完全适用于CSP开发与制造，需要有新的、系统的方法来确保CSP 的质量与可靠性，例如采用可靠性设计、过程控制、专用环境加速试验、可信度分析预测等。可以说，可靠性问题的有效解决将是CSP成功的关键所在 10,11。 （3）成本 价格始终是影响产品（尤其是低端产品）市场竞争力的最敏感因素之一。尽
15、管从长远来看，更小更薄、高性价比的CSP封装成本比其他封装每年下降幅度要大，但在短期内攻克成本这个障碍仍是一个较大的挑战10。 目前CSP是价格比较高，其高密度光板的可用性、测试隐藏的焊接点所存在的困难（必须借助于X射线机）、对返修技术的生疏、生产批量大小以及涉及局部修改的问题，都影响了产品系统级的价格比常规的BGA器件或TSOPTSSOPSSOP器件成本要高。但是随着技术的发展、设备的改进，价格将会不断下降。目前许多制造商正在积极采取措施降低CSP价格以满足日益增长的市场需求。 随着便携产品小型化、OEM（初始设备制造）厂商组装能力的提高及硅片工艺成本的不断下降，圆片级CSP封装又是在晶圆片
16、上进行的，因而在成本方面具有较强的竞争力，是最具价格优势的CSP封装形式，并将最终成为性能价格比最高的封装。 此外，还存在着如何与CSP配套的一系列问题，如细节距、多引脚的PWB微孔板技术与设备开发、CSP在板上的通用安装技术 12等，也是目前CSP厂商迫切需要解决的难题。 3.2 CSP的未来发展趋势 （1）技术走向 终端产品的尺寸会影响便携式产品的市场同时也驱动着CSP的市场。要为用户提供性能最高与尺寸最小的产品，CSP是最佳的封装形式。顺应电子产品小型化发展的的潮流，IC制造商正致力于开发0.3mm甚至更小的、尤其是具有尽可能多I/O数的CSP产品。据美国半导体工业协会预测，目前CSP最
17、小节距相当于2010年时的BGA水平（0.50 mm），而2010年的CSP最小节距相当于目前的倒装芯片（0.25 mm）水平。 由于现有封装形式的优点各有千秋，实现各种封装的优势互补及资源有效整合是目前可以采用的快速、低成本的提高IC产品性能的一条途径。例如在同一块PWB上根据需要同时纳入SMT、DCA，BGA，CSP封装形式（如EPOC技术）。目前这种混合技术正在受到重视，国外一些结构正就此开展深入研究。 对高性价比的追求是圆片级CSP被广泛运用的驱动力。近年来WLP封装因其寄生参数小、性能高且尺寸更小（己接近芯片本身尺寸）、成本不断下降的优势，越来越受到业界的重视。WLP从晶圆片开始到做
18、出器件，整个工艺流程一起完成，并可利用现有的标准SMT设备，生产计划与生产的组织可以做到最优化；硅加工工艺与封装测试可以在硅片生产线上进行而不必把晶圆送到别的地方去进行封装测试；测试可以在切割CSP封装产品之前一次完成，因而节省了测试的开支。总之，WLP 成为未来CSP的主流已是大势所驱1315。 （2）应用领域 CSP封装拥有众多TSOP与BGA封装所无法比拟的优点，它代表了微小型封装技术发展的方向。一方面，CSP将继续巩固在存储器（如闪存、SRAM与高速DRAM）中应用并成为高性能内存封装的主流；另一方面会逐步开拓新的应用领域，尤其在网络、数字信号处理器（DSP）、混合信号与RF领域、专用
19、集成电路（ASIC）、微控制器、电子显示屏等方面将会大有作为，例如受数字化技术驱动，便携产品厂商正在扩大CSP在DSP中的应用，美国TI公司生产的CSP封装DSP产品目前已达到90以上。此外，CSP在无源器件的应用也正在受到重视，研究表明，CSP的电阻、电容网络由于减少了焊接连接数，封装尺寸大大减小，且可靠性明显得到改善。 （3）市场预测 CSP技术刚形成时产量很小，1998年才进入批量生产，但近两年的发展势头则今非昔比，2002年的销售收入已达10.95亿美元，占到IC市场的5%左右。国外权威机构“Electronic Trend Publications” 预测，全球CSP的市场需求量年内将达到64.81亿枚，2004年为88.71亿枚， 2005年将突破百亿枚大关，达103.73亿枚，2006年更可望增加到126.71亿枚。尤其在存储器方面应用更快，预计年增长幅度将高达54.9%。 第 14 页