《同步时序电路实验报告.docx》由会员分享，可在线阅读，更多相关《同步时序电路实验报告.docx（7页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、同步时序电路一、 实验目的1、进一步强化multisim仿真软件的使用。2、掌握设计同步时序电路的逻辑、方法。二、实验原理(1)五进制计数器有五个状态，需要三位二进制数码，因此需要三个JK触发器。设 三个JK触发器的输入为1J、IK, 2J、2K, 3J、3K,输出为Q3、Q2、QE(2)由状态转移关系可以求出激励函数：1J=Q2, 1K=Q3,2J=QI, 2K=1,3J=3K=Q2。(3) JK触发器74LSH2D的逻辑符号如图8T6中器件U1A、U1B、U2A所示,使能端 R为置0端,S为置1端,且低电平有效。三、实验步骤与结果创立电路测试JK触发器74LS112D的功能。步骤：1.在元
2、(器)件库中选中JK触发器74LS112D,示波器，开关，地，直流源和 时钟。2 ,按如图连接电路。3.测试原件功能。电路图：JKQ00不变01010111翻转函数表达式:Qn+1=JQn +K Qn(1) 创立电路(1) 在元(器)件库中选三个JK触发器74LS112D做记忆元件，选方波发生器做时钟脉冲信号。电源VI设置为5V。(2) 三个JK触发器74LS112D从左至右依次为QI、Q2、Q3其使能端R、S均接 1(V1),1J 接,1K 接 Q3, 2J 接 QI, 2K 接 1, 3尸3K 接 Q2。(3) 三个JK触发器的时钟信号都接在方波发生器+端以构成同步计数。方波发生器V2设置
3、电压为5V,频率lkHo(4) 用逻辑分析仪显示输出，连接电路如下图。电路图:(1)观测输出三个JK触发器74LS112D的输出Q均接在逻辑分析仪上，以测试各触发器的电路的输出波形如下图。由输出波形可以看出Q3, Q2, Q1的状态按000、001 010、101、110循环，从而构成五进制同步计数器。 波形：此电路的驱动方程为:人=3跖=1此电路的特征方程为：（将J、K带入QJjQn +K Qn）=0。:+瓮&。彳=。坦+冢金夕=3-。:+-。:此电路的输出方程为:y = Q；Q；=Q；列出状态转换表为:QIQ1Q；Q；+lQ2+lQi+lYr o o o/O 0 100 0 1，,O 1
4、000 10/O 1 100 11，/I 0 001 o o,/I 0 1010 1/I 1 00_ 1 i o/0 0 01i i i0 0 01列出状态转换图为:时序图为:Logic Analyzer-XLA1XTime (s) 0.000m 1.800m3.600m5.400m.7.200m 9.000m5Ii ：r-3： n-n6n11：i_Term 5 Term 6Term 7 Term 8Term 9Term 10Term 11 Term 12 Term 13 Term 14Term 15 Term 16 ClodQnt Clock_Qua Trigg_Qua-ClockTriggerI Stop |T1 4- 4T2T2-T10.000 S0.000 s0.000 sOOOf OOOfClocks/Div19囹set.ResetSet External (C) Qualifier (Q) Qualifier (T)Reverse经上述步骤可得结论：此电路为一个具有自启动能力的同步七进制加法计数器。