《硬件电路设计具体.doc》由会员分享，可在线阅读，更多相关《硬件电路设计具体.doc（17页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、2系统方案设计2.1 数字示波器工作原理图2.1 数字示波器显示原理数字示波器工作原理可以用图2.1 来描述，当输入被测信号从无源探头进入到数字示波器，首先通过是示波器信号调理模块，由于后续A/D模数转换器对其测量电压有一个规定量程范围，所以，示波器信号调理模块就是负责对输入信号预先处理，通过放大器放大或者通过衰减网络衰减到一定合适幅度，然后才进入A/D转换器。在这一阶段，微控制器可设置放大与衰减倍数来让用户选择调整信号幅度与位置范围。在A/D采样模块阶段，信号实时在离散点采样，采样位置信号电压转换为数字值，而这些数字值成为采样点。该处理过程称为信号数字化。A/D采样采样时钟决定了ADC采样频
2、度。该速率被称为采样速率，表示为样值每秒（S/s）。A/D模数转换器最终将输入信号转换为二进制数据，传送给捕获存储区。因为处理器速度跟不上高速A/D模数转换器转换速度，所以在两者之间需要添加一个高速缓存，明显，这里捕获存储区就是充当高速缓存角色。来自ADC采样点存储在捕获存储区，叫做波形点。几个采样点可以组成一个波形点，波形点共同组成一条波形记录，创建一条波形记录波形点数量称为记录长度。捕获存储区内部还应包括一个触发系统，触发系统决定记录起始与终止点。被测模拟信号在显示之前要通过微处理器处理，微处理器处理信号，包括获取信号电压峰峰值、有效值、周期、频率、上升时间、相位、延迟、占空比、均方值等信
3、息，然后调整显示运行。最后，信号通过显示器显存显示在屏幕上。 数字示波器重要技术指标（1）频带宽度当示波器输入不同频率等幅正弦信号时，屏幕上显示信号幅度下降3dB所对应输入信号上、下限频率之差，称为示波器频带宽度，单位为MHz或GHz。（2）采样速率：采样速率是指单位时间内在不连续时间点上获取模拟输入量并进行量化次数，也称数字化速率，单位用Sa/s（ Sampling/s ）表示。用每秒钟完成AD转换最高次数来衡量。常以频率来表示，取样速率越高，反应仪器捕捉高频或快速信号能力愈强。取样速率主要由AD转换速率来决定。数字存储示波器测量时刻实时取样速率可根据被测信号所设定扫描时间因数(即扫描一格所
4、用时间)来推算。其推算公式为 （1）式中，N为每格取样点数，t为扫描时间因数。在进行信号数字化时候为保持足够信号细节，就要求采样时钟频率至少应为信号本身所包含最高频率两倍。这个要求通常成为香农采样定理或者乃奎斯特定律。然而，为了避免混叠现象与较好再现所测信号波形，示波器采样率一般需要达到被测信号频率10倍甚至20倍以上。如此话，在不少情况下，就会存在显示点数不够问题，例如用采样率为500MS/s示波器观测100MHz正弦信号，则每个周期上只显示5个采样点，观测效果较差。(3)分辨率 分辨率指示示波器能分辨最小电压增量，即量化最小单元。它包括垂直电压灵敏度(电压分辨率)与水平时间灵敏度 (时间分
5、辨率)。垂直电压灵敏度及AD转换分辨率相对应，常以屏幕每格分级数(级/div)或百分数来表示。水平时间灵敏度由取样速率与存储器容量决定，常以屏幕每格含多少个取样点或用百分数来表示。取样速率决定了两个点之间时间间隔，存储容量决定了一屏内包含点数。一般示波管屏幕上坐标刻度为8*10div(即屏幕垂直显示格为8格，水平显示格为10格)，如果采用8位AD转换器(256级)，则垂直分辨率表示为32级/div，或用百分数来表示为1/256=0.39%：如果采用容量为1kRAM，则水平分辨率为1024/10=100点/div。(4)存储容量 存储容量又称记录长度，它由采集存储器(主存储器)最大存储容量来表示
6、，常以字为单位。数字存储器常采用256，512，1K等容量高速半导体存储器。2.3 系统方案论证及比较方案一：采用80C51单片机为控制核心，其系统框图如图1-1所示。对输入信号进行放大或衰减后，用外接触发电路产生触发信号，通过A/D转换将模拟信号转换成数字信号，再通过单片机将数据锁存至外部RAM，然后由单片机控制将数据送至D/A输出。图1-1方案一系统框图这种方案结构较为简洁，但很明显，A/D最高采样速度达1MHz，由普通单片机直接处理这样速率数据难以胜任，采用高档单片机甚至采用DSP芯片，成本偏高不说，还将大大增加开发难度。而且目前常用外接RAM芯片时钟周期一般为40MHz50MHz，难以
7、达到高速数据存储要求。方案二：用FPGA可编程逻辑器件作为控制及数据处理核心，利用FPGA层次化存储器系统结构，使用FPGA内部集成基本逻辑功能块配置成双端口同步RAM对采集信号进行存储，完成设计指标。其系统框图如图2所示。图1-2方案二系统框图由于FPGA可在线编程，因此大大加快了开发速度。电路中大部分逻辑控制功能都由单片FPGA完成，多个功能模块如采样频率控制模块、数据存储模块都集中在单个芯片上，大大简化了外围硬件电路设计，增加了系统稳定性与可靠性。FPGA高速性能比其他控制芯片更适合于高速数据采集与处理，而且使用FPGA内部存储模块完成输入信号量化存储，在存储速度上有着外接RAM无法比拟
8、优势。方案三：以Cortex-M3内核STM32为主控制器方案如下面图1-3所示：图1-3 方案三系统框图微处理器采用意法半导体32位处理器STM32F103VET6,其内部是ARM公司Cortex-M3内核，工作主频最高可达72MHz,再在其上面移植开源实时操作系统C/OS-II系统，确保系统实时性与稳定性。由于高速A/D转换器速度太快，STM32处理数据速度跟不上，所以在中间加入FIFO高速缓存器。利用STM32内部自带FSMC(灵活静态存储器控制器)来控制TFT液晶屏刷新波形，可实现更高频率信号波形刷新与显示。此为，利用STM32高级定时器可输出高达12MHz时钟，可以作为高速A/D转换
9、器采样时钟与FIFO存储器控制时钟，从而避免了一大堆由有源晶振与数字芯片组成时钟电路。方案比较：方案一虽然简单，但是51单片机处理能力有限，无法实现数字示波器基本指标；方案二采用FPGA虽然能深入开发数字示波器，然而，其成本偏高，即使加入SOPC软核，其软件压力也很大。方案三是能够实现嵌入式数字示波器基本指标良好方案，器件成本不高，实时操作系统C/OS-II 简化编程，提供系统实时性与稳定性。因此，本设计最终选择方案三开展设计。2.4 系统性能指标设计由于STM32处理数据能力比较有限，加之一般应用中波形存储与频率分析用处不大，所以在这里，系统并没有做这两个部分功能实现。虽然系统所用A/D转换
10、器ADS830最高采样频率可达60MHz，然而，其时钟信号是STM32定时器产生，最高只能输出12MHz，所以这里设计最高实时采样率为12MHz，然而，由于程序中加入了内插算法，所以最高输入信号频率仍然可以高达1MHz，基本可以满足一般应用需求。系统性能预期设计指标具体如表1所示：表1 系统性能设计指标技术指标指标参数输入阻抗1M欧姆耦合方式交流或直流耦合触发方式上升沿或下降沿触发波形存储无频谱分析无波形暂停显示有输入电压范围5mV10Vpp模拟频带宽度01MHz最高实时采样率12MHz水平时间灵敏度从2us/Div到5ms/Div ,共11档（按1-2-5方式步进）垂直电压灵敏度从25mV/
11、Div到2V/Div,共7档（按1-2-5方式步进）电源供电方式外部电源或锂电池供电，锂电池可连续工作2个小时以上该数字示波器水平时间灵敏度及采样频率对应关系如表2所示：表2 水平时间灵敏度及采样时钟频率水平时间灵敏度（/div）采样时钟频率(Hz)50ms60020ms150010ms30005ms60002ms150001ms30000500us60000200us100us50us20us10us5us2us该数字示波器垂直电压灵敏度及放大倍数对应关系如表3所示：表3 垂直电压灵敏度及放大倍数垂直电压灵敏度（/div）放大倍数2V1V500mV250mV1125mV2 50mV5 25m
12、V103 系统硬件设计本设计主要系统框图如下图3-1所示：图3-1 系统整体设计框图3.1 耦合电路设计图3-2耦合电路所设计耦合电路如上图3-2所示：数字示波器输入信号从BNC无源探头输入，由于输入模拟信号中有交流成分与直流成分在里面，所以此部分电路用来供用户选择是否需要测量输入信号直流成分。C35是耦合电容，用来隔离输入信号直流成分。耦合电容值是根据后级输入阻抗来计算，耦合电容及后面负载电阻构成了RC高通滤波器，由RC高通滤波器截止频率计算公式是： (2)后级信号调理电路输入阻抗是1M欧姆，所以为了使输入信号能够低至1Hz交流信号，所以截止频率应该低于1Hz，所计算而得C电容值 应该大于0
13、.16uF ，所以这里耦合电容值取1uF 。 由交流输入到直流输入切换用继电器来实现，为了尽量减小继电器切换时所引入机械噪声以免影响输入信号，这里继电器选用松下小型信号继电器TQ2-5V。由电路可知，继电器断开时为交流耦合方式，继电器吸合时为直流耦合方式。3.2 信号调理电路设计信号调理电路可分为两个部分，第一部分是衰减网络电路，第二部分是程控放大电路。3.2.1 衰减网络电路设计图3-3 衰减网络电路所设计衰减网络电路如图3-3 所示。利用电阻串联分压原理，衰减网络电路实现两级衰减，当继电器K2断开时，输入信号被衰减到原来0.5，即衰减2倍；当继电器K2吸合时，输入信号被衰减到原来0.05，
14、即衰减20倍。电阻旁边电容起频率补偿作用。之所以选择是可调电容，那是因为未知待测信号频率是在可变一个范围里，如果输入信号频率很低，输入电容对其还不会有多大影响，如果频率上升，待测点等效电阻与示波器输入端输入电容会形成一个积分电路，如此便会造成高频失真。所以为了避免此失真情况出现，在电阻旁边并联两个容值可调电容来形成一个微分电路，去抵消积分电路效应。同样，为了减小机械噪声，继电器选用了松下电器信号继电器TQ2-5V。继电器驱动电路采用NPN三极管来驱动，继电器线圈正负极之间加上续流二极管，为了防止继电器瞬间动作时冲击电流过大，故加上此二极管做保护电路所用。3.2.2 程控放大电路设计图3-4 程
15、控放大电路所设计程控放大电路如图3-4所示，衰减后信号先经过是由高性能、低噪声电压反馈型放大器AD8066组成电压跟随器，然后经过限流电阻R27进入到压控增益放大器AD603。AD603是ADI公司生产低噪声、90MHz带宽可变增益放大器，增益以dB为线性，经过精密校准，而且不随温度与电源电压而变化。增益由高阻抗(50 M)、低偏置(200 nA)差分输入控制；比例因子为25 mV/dB，因此仅需要1 V增益控制电压就能覆盖增益范围中间40 dB。所以改变AD603控制电压即可改变该器件放大倍数。1号引脚恒定输入1.25V电压，2号引脚电压由一片D/A转换器TLV5618A来输出。由于AD60
16、3高度灵敏性，控制电压稍微不稳即可能引起震荡，所以电阻R38与电容C51组成截止频率为7.2Hz低通滤波器，避免过多高频噪声引入；然后用AD8066运算放大器组成电压跟随器输出到AD603。TLV5618A是德州仪器生产双路串行12位分辨率D/A转换器，两路D/A输出，输出A是控制AD603放大倍数。由于后级A/D转换器ADS830输入模拟电压范围是1.5V3.5V，基线输入电压是2.5V，为了尽量利用A/D转换器量程，所以需要给前端输入模拟信号加上2.5V偏置电压。双路D/A转换器TLV5618A另外一路输出OUTB就是为了给输入信号加入2.5V偏置电压而设计。同样，为了保证这2.5V电压稳
17、定，中间加入反相电压跟随器。由于衰减网络至少是衰减了0.5倍，为了得到增益为1时信号，所以在程控放大电路最后一级设计了同相放大器，放大倍数是2倍，如此一样 ，原输入信号就能原封不动地进入到A/D转换器。所用运放是增益带宽比高达145MHz电压反馈型放大器AD8065，其极高输入阻抗与极低噪声大大保证了信号可靠传输。3.3 高速A/D采集及FIFO缓存电路设计图3-5 高速A/D采集及FIFO缓存电路所设计高速A/D采集及FIFO缓存电路如图3-5所示，从程控放大电路输出信号在进入A/D前先进入是截止频率为66MHz低通滤波器，因为所用A/D转换器ADS830最大采样频率是60MHz，所以它理论
18、上能采集到最大信号就是60MHz，为了避免更高频率噪声影响A/D工作，所以要设计这样一个低通滤波器。A/D转换器ADS830是德州仪器公司一个8位分辨率高速模数转换器，其采样频率范围是10kSa/s 60MSa/s。它参考电压源可选择为内部参考与外部参考，这里为了简化设计，选用它内部参考电压源。虽然STM32主频最高高达72MHz，但是在程序里对A/D采集回来数据处理速度实际上是比不上ADS83060MHz采样频率，所以为了缓冲高速数据，中间加入高速缓存器IDT7204。IDT7204是双口SRAM，FIFO(先进先出)存储器，工作方式是不依靠地址线，随着写入或读取信号来对数据指针进行递加或递
19、减，来实现对数据寻址。IDT7204存储深度是4K字节，有三个存储标志，这里用到了它“数据满标志FF”，当微处理器STM32读取FF标志，如果为低电平，证明FIFO存储器已经读取了4096个ADS830数据，然后暂停对A/D转换器数据读取。微处理器STM32处理当前存储区数据；等待出来完毕，再次让IDT7204读取ADS830数据，如此循环即可得到当前示波器输入信号完整波形数据。A/D转换器ADS830采样时钟是STM32通过内部定时而得到， 当频率过高时不太稳定，同时其输出高电平是3.3V，而ADS830要求时钟高电平是5V，所以中间加入74HC08及门电路来整形与稳定时钟信号。3.4 测频
20、整形电路设计图3-6 测频整形电路所设计测频整形电路如图3-6所示，C62与C65是隔去直流耦合电容，其一大一小组合为了同时通过高频信号与低频信号，R52是为了及前面两个电容组成高通滤波器，其截止频率为0.01Hz，结型场效应管Q4在这里是充当具有高输入阻抗跟随器作用，因为场效应管栅极阻抗很高，所以用来获取输入信号。场效应管后面是两级放大电路。C60与C63同样是隔直流耦合电容，增益带宽高达1100MHz高频小信号三极管9018在这里及电阻R45、R47与R50组成共射极放大器，放大倍数为9018极限倍数。R48与R50两个电阻在此是为三极管提供静态工作点所需要偏置电压。电阻R45则是不可或缺
21、集电极电阻，限流所用。由于输入信号会低至10mV以下，所以一级放大会不足以放大要求幅值，所以后面再加一级放大电路。最后，在三极管输出后面加上施密特反相器SN74HC74，以给输出信号整形成方波，然后送到STM32检测频率。3.5 电源电路设计图3-7 电源电路所设计电源电路如图3-7所示。由于开关电源开关噪声过大，目前在低成本情况下没法很好地降低噪声，所以本系统电源电路舍弃开关电源，而用线性稳压电源，使得更好地降低电源噪声，以免影响输入信号调理与采集。供电来源可以是外部电源或者是锂电池（要求双节锂电池，即7.5V8.4V）。由于，所以设计中采用了最大输出电流可达1A低压差稳压到+5V，然后再用
22、最大输出电流可达1A低压差线性稳压芯片，以给微处理器与液晶供电。至于负电源则是通过负极性电源转换电压芯片ICL7660转换，ICL7660输入电压范围是1.5V到10V，所以用在这里还是满足需求，由于单片ICL7660最大输出电流是100mA，不足以给整个系统供电，所以并联两片ICL7660以得到最大输出电流200mA，ICL7660只是将正输入电压转变为负电压，所以还需要一个稳压到-5V芯片，这里用上了负向线性稳压芯片MC79L05。为了最大限度降低电源纹波与噪声， 电路中用上了抑制高频纹波小电容0.1uF，抑制低频噪声大电容100uF，稳压芯片前后都配上了滤波电容。同时，为了方便用户与用电
23、安全，图中还设计了+5V与-5V电源指示灯。3.6 微处理器最小系统电路设计图3-8 微处理器STM32最小系统电路所设计微处理器最小系统电路如图3-8所示，微处理器选用意法半导体32位微处理器STM32F103VET6，内部是ARM Cortex-M3内核，工作频率通过内部锁相环倍频可高达72MHz，定时器多达8个，FLASH 是512KB，GPIO口多达80个，此外还有FSMC直接高效地驱动TFT液晶彩屏；所以，在这里，采用STM32F103VET6满足设计全部要求。晶振电路需要一个低频32.768kHz晶振与一个8MHz无源晶振，为了增强晶振工作稳定性，在两个电容旁边加上一个大电阻。电路
24、中微处理器下载接口舍弃J-LINK接口，而采用ARM-OB三线接口，大大地简化了设计。同时用上多个滤波电容，以稳定微处理器电源，尽量保证其稳定工作。3.7 按键电路设计图3-9 按键电路为了给该数字示波器一个友好人机操作界面，对于用户命令输入，目前成熟产品一般有两种方案，一种是触发输入，而另外一种就是按键输入。触发输入在这里理论上是可以实现，因为示波器所用显示液晶是带触摸输入TFT彩屏，然而，液晶屏幕只有3.2寸，过小不便于用户操作，所以这里还是设计成按键输入。所设计按键电路如图3-9所示，共有8个按键，分别对应8个用户命令：“暂停显示”，“自动测量”，“触发边沿选择”，“交流直流耦合选择”，
25、“垂直电压灵敏度增加”，“垂直电压灵敏度减小”，“水平时间灵敏度增加”，“水平时间灵敏度减小”。按键接上拉电阻到电源，所以默认按键没有按下时是高电平，当按键按下时是低电平。微处理器根据GPIO端口电平高低来读取用户命令即可。3.8 液晶显示电路设计图3-10 液晶显示电路所设计液晶显示电路如图3-10所示，在本设计中选用是320*240点阵3.2寸真彩色液晶显示屏（也叫TFT彩屏），其内置SSD1289控制器，能实现262k种颜色显示。由于本系统微处理器是STM32，其内部带有FSMC（Flexible Static Memory Controller，可变静态存储控制器）这一新型存储器扩展技术，在外部存储器扩展方面具有独特优势，能快速刷新该TFT彩屏，所以，在这里，微处理器及液晶连接方式接成FSMC模式，16个并行数据端口相连，5个控制端口用于驱动液晶，如此FSMC驱动模式可使得微处理器STM32能够快速得刷新要显示波形与相关显示数据。第 17 页