数字电子技术试卷和答案.docx

《数字电子技术试卷和答案.docx》由会员分享，可在线阅读，更多相关《数字电子技术试卷和答案.docx（51页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、数字电子技术试卷(1)一 填空161十进制数123的二进制数是 1111011；十六进制数是 7B。21是8421码，其十进制为861 。3逻辑代数的三种根本运算是 及， 或 和 非。4三态门的工作状态是 0， 1 ， 高阻。5描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图。6施密特触发器的主要应用是 波形的整形 。7设4位转换器的满度输出电压位30伏，那么输入数字量为1010时的输出模拟电压为 。8实现转换的主要方法有 ， ， 。二 推断题101码即8421码 错 2.八位二进制数可以表示256种不同状态。 对 3及非门及及非门的逻辑功能不一样。 4多个三态门的输出端

2、相连于一总线上，运用时须只让一个三态门传送信号，其他门处于高阻状态。 对 5计数器可作分频器。 对 三化简逻辑函数141用公式法化简，化为最简及或表达式。解；2用卡诺图化简，化为最简及或表达式。四电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。15解；， ，全加器，Y为和，为进位。五触发器电路如图2a,b所示，写出触发器的次态方程； 对应给定波形画出Q端波形设初态Q0(15)解；1，2, 六试用触发器和门电路设计一个同步的五进制计数器。15 七用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出，的工作波形，并求出振荡频率。15 数字电子技术试卷(2)三 填空16；十六

3、进制数是。2逻辑代数中逻辑变量得取值为 0, 1。3组合逻辑电路的输出状态只及 当前输入有关而及电路 原状态无关。4三态门的输出有0, 1, 高阻，三种状态，当多个三态门的输出端连在一根总线上运用时，应留意 只能有1个三态门被选通。 。5触发器的根本性质有 有两个稳态，在触发信号作用下状态可相互转变，有记忆功能6单稳态触发器的主要应用是 延时 。7设6位转换器的满度输出电压位6.3伏，那么输入数字量为110111，输出模拟电压为 。8一个8K字节的芯片，它的地址输入端的个数是 13 。 推断题101数字电路中，化简逻辑函数的目的是为了所设计的逻辑电路更简洁，更经济，而且其功能不变。 对 2二进

4、制数1001和二进制代码1001都表示十进制数。 错 3触发器的输出状态完全由输入信号确定。 错 4模拟量送入数字电路前，须经转换。 对 5多谐振荡器常作为脉冲信号源运用。 对 三化简逻辑函数141用公式法化简，化为最简及或表达式。2用卡诺图化简，化为最简及或表达式。四设计一个8421码的检码电路。要求当输入大于等于3, 小于等于7时电路输出为1，否那么电路输出为0。要求列出真值表，写出逻辑函数式，画出逻辑图。15 五触发器电路如图1a,b所示，写出触发器的次态方程； 对应给定波形画出Q端波形设初态Q0。(15)六分析图2电路实现何种逻辑功能，其中X是限制端，对X0和X1分别分析，设初态为 。

5、要求写出电路方程，列出状态转换表或图，说明其逻辑功能，并说明电路能否自启动15 七试用8选1数据选择器和74161芯片设计序列信号发生器。芯片引脚图如图3所示，序列信号为11001101左位为先。15数字电子技术试卷(3)四 填空161十进制数86的二进制数是；8421码是。2在的真值表中，Y1的状态有 个。34位二进制数码可以编成个代码，用这些代码表示09十进制输的十个数码，必需去掉 代码。4描述触发器逻辑功能的方法有 。5假设Q1，0，1，那么。6设地址为，输出为，那么的容量为 。7一个8位二进制转换器的辨别率为0.025，那么输入数字量为11010011时，输出模拟电压为 。 8 和 是

6、衡量, 转换器性能优劣的主要指标。 五 答复以下问题101，那么，正确吗？为什么？2五位环形计数器的时钟频率为10,其输出波形的频率是多少？三化简逻辑函数141用公式法化简，化为最简及或表达式。2用卡诺图化简，化为最简及或表达式。四由双4选1数据选择器组成的电路如图1所示，写出的表达式。列出的真值表。15五某室由3台计算机工作站，请用红, 黄, 绿3种指示灯设计一个监视电路，要求：3台计算机正常工作时，绿灯亮；只一台出故障时黄灯亮；有两台出故障时，红灯亮；假设3台计算机同时出故障时，那么黄灯和红灯都亮。试用门电路设计。要求：列出真值表，写出逻辑函数式，画出逻辑电路图。15 六触发器电路及输入波

7、形如图2所示，要求：写出电路方程，画出及Y的对应波形。(设的初态为11)15 七试用中规模集成十六进制计数器74161芯片设计一个十三进制计数器，要求必需包括0000和1111状态，利用C端左进位输出。芯片引脚图如图3所示。15数字电子技术试卷(4)六 填空16；8421码是。2在的结果是 。3D触发器的状态方程为，假如用D触发器来实现T触发器的功能，那么T, D间的关系为 。4一个64选1的数据选择器，它的选择限制端有 个。56位转换器满度输出电压为10伏，输入数字为001010时对应的输出模拟电压为伏。 6一片64K8存储容量的只读存储器，有条地址线，有 条数据线。7 由555定时器构成的

8、单稳态触发器，输出脉宽。8 和 是衡量, 转换器性能优劣的主要指标。 七 答复以下问题101，那么，正确吗？为什么？2，那么，正确吗？为什么？ 三化简逻辑函数141用公式法化简，化为最简及或表达式。2用卡诺图化简，化为最简及或表达式。四分析图1所示电路，要求列出的逻辑表达式和真值表，并说出电路的逻辑功能指出输入变量和输出函数的含义。15五触发器电路如图2a,b所示，写出触发器的次态方程； 对应给定波形画出Q端波形设初态Q0(15)六试用D触发器及少量门器件设计，状态转换图为模为3的同步计数器。要求有设计过程。15 七用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出，的工作波形

9、，并求出振荡频率。15 数字电子技术试卷5一选择题从每题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每题2分，共20分1 将十进制数3.510转换成二进制数是 11.11 10.01 2. 三变量函数的最小项表示中不含以下哪项 ( ) m2 m5 m3 m73.一片64k8存储容量的只读存储器，有 ( ) 64条地址线和8条数据线 64条地址线和16条数据线 16条地址线和8条数据线 16条地址线和16条数据线4. 在工作过程中，包括保持a，采样b，编码c，量化d四个过程，他们先后依次应当是 5.以下各种中，转换速度最慢的是 ( ) 并联比拟型 逐次逼进型 双积分型 以上各型速度

10、一样6. 一个时钟占空比为1：4，那么一个周期内上下电平持续时间之比为 ( ) 1：3 1：4 1：5 1：67. 当三态门输出高阻状态时，输出电阻为 ( ) 无穷大 约100欧姆 无穷小 约10欧姆8.通常中的输出端运算放大器作用是 ( ) 倒相 放大 积分 求和9. 16个触发器构成计数器，该计数器可能的最大计数模值是 ( ) 16 32 162 21610.一个64选1的数据选择器有 个选择限制信号输入端。 ( ) 6 16 32 64二推断题20分1 两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器 2三态门输出为高阻时，其输出线上电压为高电平 3 前进位加法器比串

11、行进位加法器速度慢 4译码器哪个输出信号有效取决于译码器的地址输入信号 5五进制计数器的有效状态为五个 6施密特触发器的特点是电路具有两个稳态且每个稳态须要相应的输入条件维持。 7当时序逻辑电路存在无效循环时该电路不能自启动8触发器, 触发器均具有状态翻转功能 9的含义是模数转换 10构成一个7进制计数器须要3个触发器 三, 简答题每题5分，共10分1用根本公式和定理证明以下等式： 。2请写出, 触发器的状态转移方程，并说明为什么有的触发器有约束方程。四用卡诺图化简以下逻辑函数 每题5分，共10分 1 2，给定约束条件为0五一个组合电路具有3个输入端，一个输出端Y，其输入和输出波形如图1所示，

12、运用或非门设计电路。15分六8选1数据选择器4512的逻辑功能如表所示。试写出图2所示电路输出端Y的最简及或形式的表达式。10分 七如图3所示电路的计数长度N是多少？能自启动吗？画出状态转换图。15分数字电子技术试卷(06)一、 数制转换, , , 127 , , 原码反码=( )补码二, 选择填空题, 以下的说法中，是正确的。a) 一个逻辑函数全部最小项之和恒等于b一个逻辑函数全部最大项之和恒等于c一个逻辑函数全部最大项之积恒等于d一个逻辑函数全部最大项之积恒等于, 假设将一个异或门输入端为, 当作反相器运用，那么, 端应连接。a 或有一个接 b或有一个接c和并联运用d不能实现 , , 是或

13、非门构成的根本触发器的输入端，那么约束条件为。a bcd , 用级触发器可以记忆种不同的状态。a bc d, 由3级触发器构成的环形和扭环形计数器的计数模值依次为。a 和 b和c和 d和三, 用卡诺图化简法将以下逻辑函数化为最简及或形式1, , ，给定约束条件为：四、 证明以下逻辑恒等式方法不限, 五、 设计一位二进制全减器逻辑电路。，：被减数，：减数，：借位输入，：差，另有：借位输出六, 分析如下时序电路的逻辑功能。, 和是三个主从构造的触发器，下降沿动作，输入端悬空时和逻辑状态等效。七, 如下图，用555定时器接成的施密特触发器电路中，试求：当，而且没有外接限制电压时，, 及值。当，外接限

14、制电压时，, 及各为多少。电子技术试卷(07)二、 数制转换121, 2, 3, 4, 5, 原码反码=( )补码二, 选择填空题121, 以下的说法中，是正确的。a) 一个逻辑函数全部最小项之和恒等于b一个逻辑函数全部最大项之和恒等于c一个逻辑函数全部最大项之积恒等于d一个逻辑函数全部最大项之积恒等于2, , 是及非门构成的根本触发器的输入端，那么约束条件为。a bc d3, 假设触发器的原状态为，欲在作用后仍保持为状态，那么激励函数的值应是。a =1， b，c， d，4, 同步计数器是指的计数器。a 由同类型的触发器构成。b各触发器时钟端连在一起，统一由系统时钟限制。c可用前级的输出做后级

15、触发器的时钟。d可用后级的输出做前级触发器的时钟。, 同步四位二进制计数器的借位方程是，那么可知的周期和正脉冲宽度为。a 个周期和个周期。b个周期和个周期。c个周期和个周期。d个周期和个周期。三, 用卡诺图化简法将以下逻辑函数化为最简及或形式121, 2, Y，=m，m，m，m，m，给定约束条件为：mmmmm六、 证明以下逻辑恒等式方法不限121, 2, 五, 分析以下图所示电路中当A, , , 单独一个变更状态时是否存在竞争冒险现象？假如存在，那么都发生在其它变量为何种取值的状况下？16六, 分析如下时序电路的逻辑功能，写出电路的驱动方程, 状态方程和输出方程，画出电路的状态转换图20。七,

16、 如下图，用反相器组成的施密特触发器电路中，假设，试求电路的输入转换电平, 以及回差电压。16数字电子技术试卷(08)三、 数制转换：1, 2, 3, 4, 原码反码=( )补码5, 原码反码=( )补码二, 选择填空题, 主从触发器是。a 在上升沿触发 b在下降沿触发c在稳态触发d及无关 ), 触发器的特性方程是。a bcd) , 用级触发器可以记忆种不同的状态。a bc d, 存在约束条件的触发器是。a 根本触发器 bD锁存器c触发器 d触发器, 构成模值为的二进制计数器，须要级触发器。a bc d三, 推断题：推断以下说法是否正确，正确的打“，错误的打“。, 个“连续异或的结果是。, 逻

17、辑，那么。, 逻辑，那么。, 函数连续取次对偶，不变。 , 正“及非门也就是负“或非门。四, 用卡诺图化简法将以下逻辑函数化为最简及或形式, , ，给定约束条件为：五、 证明以下逻辑恒等式方法不限1, , , 六, 试画出用线线译码器和门电路产生如下多输出逻辑函数的逻辑电路图。：输入, , ；输出七, 分析如下时序电路的逻辑功能，写出电路的驱动方程, 状态方程和输出方程，画出电路的状态转换图。八, 试表达施密特触发器的工作特点及主要用途。 数字电子技术试卷(09)四、 数制转换(10)：, , , 0 , 原码反码=( )补码, 原码反码=( )补码二, 选择填空题, 同步计数器是指的计数器。

18、a 由同类型的触发器构成。b各触发器时钟端连在一起，统一由系统时钟限制。c可用前级的输出做后级触发器的时钟。d可用后级的输出做前级触发器的时钟。, 是同步十进制计数器的触发器输出，假设以做进位，那么其周期和正脉冲宽度是。a 个周期和个周期。b个周期和个周期。c个周期和个周期。d个周期和个周期。, 假设四位同步二进制计数器当前的状态是，下一个输入时钟脉冲后，其内容变为。a bcd, 假设四位二进制加法计数器正常工作时，由状态开场计数，那么经过个输入计数脉冲后，计数器的状态应是。a bcd, 在以下功能表示方法中，不适合用于时序逻辑电路功能表示方法的是。a 状态转换图b特性方程c卡诺图d数理方程三

19、, 用逻辑代数的根本公式和常用公式将以下逻辑函数化为最简及或形式101, 2, 四, 用卡诺图化简法将以下逻辑函数化为最简及或形式101, 2, Y，=m，m，m，m，给定约束条件为：mmmm五、 证明以下逻辑恒等式方法不限101, 2, 六, 试用四位并行加法器74283设计一个加/减运算电路。当限制信号时它将两个输入的四位二进制数相加，而时它将两个输入的四位二进制数相减。允许附加必要的门电路。74283：输入变量(A3A2A1A0), (B3B2B1B0)及，输出变量(S3S2S1S0)及(15)七, 对某同步时序电路，状态表如下表所示，假设电路的初始状态，输入信号波形如下图，试画出, 的

20、波形设触发器响应于负跳变(15)。 X 01110 0011 01 1八, 在图所示的权电阻网络转换器中，假设取，试求当输入数字量为d3d2d1d0=0101时输出电压的大小(15)。数字电子技术试卷(10)五、 数制转换：, , 17 , , 原码反码=( )补码, 原码反码=( )补码二, 选择填空题1, 假设将一个异或门输入端为, 当做反相器运用，那么, 端应连接。a 或有一个接 b或有一个接c和并联运用d不能实现 2, 由级触发器构成的二进制计数器，其模值。a bcd3, 是同步十进制计数器的触发器输出，假设以做进位，那么其周期和正脉冲宽度是。a 个周期和个周期。b个周期和个周期。c个

21、周期和个周期。d个周期和个周期。4, 在以下功能表示方法中，不适合用于时序逻辑电路功能表示方法的是。a 状态转换图b特性方程c卡诺图d数理方程5, 用反应复位法来变更位二进制加法计数器的模值，可以实现模值范围的计数器。a bcd三, 用逻辑代数的根本公式和常用公式将以下逻辑函数化为最简及或形式 , , 四, 用卡诺图化简法将以下逻辑函数化为最简及或形式, , Y，=m，m，m，m，m，m，给定约束条件为：mmmm五, 证明以下逻辑恒等式方法不限1, 六, 分析以下图所示电路中当A, , , 单独一个变更状态时是否存在竞争冒险现象？假如存在，那么都发生在其它变量为何种取值的状况下？七, 试分析以

22、下图所示时序电路，画出其状态表和状态图。设电路的初始状态为，画出在图示波形图作用下，和 的波形图。八, 比拟并联比拟型转换器, 逐次渐近型转换器和双积分型转换器的优缺点，指出它们各适于哪些状况下采纳。数字电子技术试卷(11)一、 选择20分1, 一个四输入端及非门，使其输出为0的输入变量取值组合有 种。A.15 B.7 C.3 D.12, 对于触发器，假设，那么可完成 触发器的逻辑功能。 3, 为实现将触发器转换为D触发器，应使 。 B. 4, 多谐振荡器可产生 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波5, 石英晶体多谐振荡器的突出优点是 。A.速度高 B.电路简洁 C.振荡频率稳定

23、 D.输出波形边沿陡峭6, 把一个五进制计数器及一个四进制计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.207, N个触发器可以构成最大计数长度进制数为 的计数器。 B.2N C. D. 2N8, 同步时序电路和异步时序电路比拟，其差异在于后者 。A.没有触发器 B.没有统一的时钟脉冲限制C.没有稳定状态 D.输出只及内部状态有关9, 五个D触发器构成环形计数器，其计数长度为 。A.5 B.10 C.25 D.3210, 一位8421码计数器至少须要 个触发器。A.3 B.4 C.5 D.10二、 填空题20分1, 逻辑函数 EMBED Equation.3 的反函数= 。2,

24、逻辑函数1的对偶函数是 。3, 函数的对偶式为+，那么它的原函数为 。4, 时序逻辑电路依据其触发器是否有统一的时钟限制分为 时序电路和 时序电路。5, 如以下图题2-5a和图题2-5b所示的电路，写出对应的逻辑关系表达式 EMBED PBrush 图题2-5b图题2-5aY1= ， Y2= 6, 完成数制转换11011.1102 = 10 = 162910 = 2 = 16三、 12分用卡诺图法化简以下函数为最简及或式，并用及非门实现电路（1） F1A，B，C，D=m2，3，6，7，8，10，12，14（2） F2A，B，C，D=四、 15分试画出用3线-8线译码器74138和必要的门电路产

25、生如下多输出逻辑函数的逻辑图74138功能表如表题4，74138逻辑电路图如图题4表题4S1A2A1A001111111111111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110图题4五、 13分施密特触发器1014组成图题5a所示电路，图题5b为1014的电压传输特性曲线，试定性画出和处的波形。图题5a图题5b六、 20分分析图题6所示电路的功能，画出电路的转换图和时序图。说明电路能否自启动。图题6数字电子技术试卷(12)一

26、、 选择题20分1. 一个四输入端及非门，使其输出为0的输入变量取值组合有 种2. 111105710，那么 。3. 当逻辑函数有n个变量时，共有 个变量取值组合？ A. n B. 2n C. n2 D. 2n4. 在何种输入状况下，“及非运算的结果是逻辑0。 A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是15. 一个触发器可记录一位二进制代码，它有 个稳态。A.0 B.1 C.2 D.3 6存储8位二进制信息要 个触发器。A.2 B.3 C.4 D.87对于D触发器，欲使1，应使输入 。A.0 B.1 D.8以下触发器中，没有约束条件的是 。A.根本触发器 B.主从触发器

27、 C.同步触发器 D.边沿D触发器9假设在编码器中有50个编码对象，那么要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.5010.欲设计0，1，2，3，4，5，6，7这几个数的计数器，假如设计合理，采纳同步二进制计数器，最少应运用 级触发器。A.2 B.3 C.4 D.8二、 填空题20分1一个根本触发器在正常工作时，它的约束条件是 EMBED Equation.3 1，那么它不允许输入= 且= 的信号。2.数字电路依据是否有记忆功能通常可分为两类： , 。3时序逻辑电路依据其触发器是否有统一的时钟限制分为 时序电路和 时序电路。4. 描述同步时序电路有三组方程，指的是 , 和 5. 写出图2-5所示函数Y1和Y2的逻辑表达式。设电路元件参数的选取满意逻辑要求。图题2-5Y1= Y2= 6, 完成数制转换 78.816= 1076543.218= 16 1101101112= 10= 16三、 10分用卡诺图法将逻辑函数化为最简及或式。（1） Y1=m0，1，2，3，4，6，8，9，10，11，14（2） Y2=四、 15分试利用3线-8线译码器74138设计一个多输出的组合逻辑电路。输出的逻辑函数式为1） Z1=2） Z23） Z3=4） Z4=74138功能表如表题4，74138逻辑电路图如图题4表题4S1A2A1A00111111111