《2022年2022年计算机组成原理实验三 .pdf》由会员分享,可在线阅读,更多相关《2022年2022年计算机组成原理实验三 .pdf(6页珍藏版)》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、南通大学计算机科学与技术学院上机实验报告课程名称 : 计算机组成原理年级:2012 级上机日期 :2014/5/4姓名:流星雪雨学号:1213022073班级:计 123班实验名称 :半导体存储器原理实验教师:顾辉成绩:一、目的及要求1.熟悉静态随机存储器RAM 和只读存储器 ROM 的工作特性和使用方法;2.熟悉半导体存储器存储和读出数据的过程;3.了解使用半导体存储器电路时的定时要求。二、环境(软、硬件平台)硬件:计算机一台软件:Quartus 2.0 及以上版本三、内容及步骤(包括程序流程及说明)1.利用 Quartus 器件库提供的参数化存储单元lpm_rom 设计一个由 1288 位
2、的 ROM(地址空间: 00H7FH)构成的只读存储器系统。(1)设计实验电路图,在Quartus 的编辑环境下,进行原理图的输入和编辑工作,要求编译通过,无错误。(2)利用 .mif 文件,对 ROM 的存储单元 00H05H 进行初始化。(3)给定 ROM 存储区的地址: 00H05H,读 ROM 存储单元。要求通过分析仿真波形,检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。1.1.首先利用器件库提供的存储单元lpm_rom 器件设计一个 1288 位的 ROM 只读存储器,名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - -
3、 - - - 名师精心整理 - - - - - - - 第 1 页,共 6 页 - - - - - - - - - 注意这里要关联 mif 文件;1.2.设计的电路图如下:给入的八位地址的最高位作为器件脉冲端的控制信号,其余七位作为ROM 的地址输入。1.3 利用.mif 文件,对 ROM 的存储单元 00H05H 进行初始化如上面的截图所示,每次在重新写入数据时都要更新重新关联文件;然后设计出仿真波形:2.利用 Quartus 器件库提供的参数化存储单元lpm_ram_dq,设计一个由 1288 位的RAM (地址空间: 80HFFH)构成的随机存储器系统。(1)设计实验电路图,在Quart
4、us 的编辑环境下,进行原理图的输入和编辑工作,要求编译通过,无错误。(2)给 RAM 的存储单元 80H85H 写入数据。要求通过分析仿真波形,检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。(3)给定 RAM 存储区的地址: 80H85H,读 RAM 存储单元。要求通过分析仿真波形,检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。2.1.首先利用器件库提供的存储单元lpm_ram_dq器件设计一个 1288 位的 RAM 构成的随机存储器,名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整
5、理 - - - - - - - 第 2 页,共 6 页 - - - - - - - - - 这里也可以设计 mif 文件进行关联;2.2,设计的电路图如下所示:给入的八位地址的最高位作为器件脉冲端的控制信号,其余七位作为RAM 的地址输入。we 是控制数据的写入和读出控制端。data7.0则是数据的输入端。2.3 设计仿真波形,给RAM 的存储单元 80H85H 写入数据,给定 RAM 存储区的地址:80H85H,读 RAM 存储单元。如下所示:3.利用 Quartus 器件库提供的参数化存储单元lpm_ram_io,设计一个由 1288 位的RAM (地址空间: 80HFFH)构成的随机存储
6、器系统。(1)设计实验电路图,在Quartus 的编辑环境下,进行原理图的输入和编辑工作,要求编译通过,无错误。(2)给 RAM 的存储单元 80H85H 写入数据。要求通过分析仿真波形,检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。(3)给定 RAM 存储区的地址: 80H85H,读 RAM 存储单元。要求通过分析仿真波形,检查数据的正确性。记录仿真波形,仿真结果的分析方法、分析过程和分析结果。3.1.首先利用器件库提供的存储单元lpm_ram_io 器件设计一个 1288 位的 RAM 构成的随机存储器 : 给入的八位地址的最高位作为器件脉冲端的控制信号,其余七位作为RAM
7、 的地址输入。在这里这个器件的dio7.0是一个双向端口,即使输入也是输出。既是作为数据的输入和输出的, cs则是控制数据的输入和输出的控制端,we 是控制数据的写入和读出控制端。2.3 设计仿真波形,给RAM 的存储单元 80H85H 写入数据,给定 RAM 存储区的地址:80H85H,读 RAM 存储单元。如下所示:名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页,共 6 页 - - - - - - - - - 4.利用 Quartus 器件库提供的参数化存储单元lpm_r
8、om、lpm_ram_dq或 lpm_ram_io 设计一个由 1288 位的 ROM(地址空间: 00H7FH)和一个由 1288 位的 RAM (地址空间:80HFFH)构成的存储器系统。(1)设计实验电路图,在Quartus的编辑环境下,进行原理图的输入和编辑工作,要求编译通过,无错误。(2)利用 .mif 文件,对 ROM 的存储单元 00H05H 进行初始化。(3)从 05H 单元读出一个 8 位数据存入 88H 单元。(4)将 90H 存入 06H 单元,将 11H 存入 90H 单元,请置相关控制信号(注意时序关系)实现下列功能:给定 06H,读出数据 11H(即,实现间接寻址功
9、能)。4.1 综合以上三步的实验就可以设计出电路图如下:第一个 74244b 作为输入数据缓冲器,其余两个74244b 器件作为 ROM 和 RAM 的输出结果的缓冲器,对输出结果加以控制,就会避免输出总线上的数据不会因为相互干扰产生紊乱,这样的话两个存储器的控制数据的输出脉冲端就可以不用了(我的电路图中没有用)。74374b器件作为寄存器暂时存储总线输出的数据。特别注意:不同的总线的命名不能一样。否则会造成数据的紊乱错误。4.2 对 ROM 的存储单元 00H05H 进行初始化。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - -
10、名师精心整理 - - - - - - - 第 4 页,共 6 页 - - - - - - - - - 初始化和上面的是一样的,同样要进行更新和关联。4.3 从 05H 单元读出一个 8 位数据存入 88H 单元,设计的波形图如下:4.4 将 90H 存入 06H 单元,将 11H 存入 90H 单元,请置相关控制信号(注意时序关系)实现下列功能:给定06H,读出数据 11H,设计的波形如下所示:解析:本题的意思是先将RAM 的 90H 地址单元写入数据11H,然后利用 ROM 对 06H地址单元读出已经存好的数据90H,将 ROM 读出的数据 90H 作为 RAM 的地址单元读出数据 11H.
11、 四、运行结果结果见上面的步骤中的波形显示;名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页,共 6 页 - - - - - - - - - 五、问题及心得1、通过本次的实验我对存储器的知识更近一步的了解,也让我学习到了很多新的知识。2、本次试验做的时间比较久,由于有一些不懂得地方,所以拖了很长时间,经过老师的指点,最终完成了整个实验。 3 、试验中过程中也发现的很多值得积累的地方。比如:不同总线的命名不能相同,否则就会影响整个输出的结果,元器件74244b在这个实验中有很大的作用,时刻控制同一时刻总线上只有一个数据在传输。 4 、思考题中若给定起始地址后,要能实现自动从连续存储区读出数据,可以在电路中添加一个地址计数器来控制地址的增加,从而可以读取连续的数据。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页,共 6 页 - - - - - - - - -