《最新ALTERA公司STRATIX系列可编程逻辑器件介绍.doc》由会员分享，可在线阅读，更多相关《最新ALTERA公司STRATIX系列可编程逻辑器件介绍.doc（13页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、目 录1概述62基于块的设计方法63STRATIX系列器件介绍73.1STRATIX系列器件所具有的新特性：73.2STRATIX系列器件内部结构73.3内部连线83.4内部存储单元83.5内置DSP单元103.6I/O接口123.7时钟系统123.8远程升级功能133.9其他134STRATIX器件家族及封装13表目录表1 STRATIX内部存储单元特性9表2 STRATIX器件内部存储单元容量及最大带宽9表3 STRATIX系列器件乘法器列表12表4 STRATIX系列器件I/O端口支持标准12表5 STRATIX器件家族14表6 STRATIX系列器件封装14图目录图1可编程逻辑设计方法
2、演进趋势6图2基于STRATIX系列器件的设计流程7图3 STRATIX系列器件内部结构8图4 STRATIX系列器件内部存储单元9图5 DSP单元内部结构10图6 DSP单元实现四组2输入乘法器10图7 DSP单元实现两组2输入乘法累加器11图8 DSP单元实现两组4输入乘加器11图9 DSP单元实现一组8输入乘加器11ALTERA公司STRATIX系列可编程逻辑器件技术交流报告关键词： ALTERA，STRATIX，可编程逻辑，器件摘 要：本文主要对ALTERA公司STRATIX系列器件及其Block-Based的设计方法进行了简要介绍。缩略语清单： PLL：Phase Locked Lo
3、op锁相环MegaRAM：STRATIX器件容量为512K的内部存储单元1 概述STRATIX系列可编程逻辑器件是ALTEREA公司即将于年内推出的一款高性能可编程逻辑器件。该系列器件采用1.5V,0.13um工艺，可同时提供最多114,140个LE和10Mbits RAM空间。STRATIX系列器件可提供包含多达224个9bit*9bit内置乘法器的28个DSP功能块，其经过优化的结构可以有效实现高性能滤波器和乘法器。 STRATIX系列器件不仅支持多种IO标准，而且提供基于其内部最多12个可达到420MHz锁相环的层次化时钟系统。2 基于块的设计方法随着可编程逻辑设计复杂度的不断提高和产品
4、所面临的不断增大的市场压力，可编程逻辑设计方法也在不断演进。图1清楚的表明了这种演进趋势。1 可编程逻辑设计方法演进趋势由上图可知，随着芯片复杂度的不断提高，基于Block的设计方法正在成为一种设计趋势。这种设计方法之所以能有效的缩短产品开发周期及面世时间，主要原因是因为这种方法具有以下特点：v 可以很好的支持团队开发模式中新模块的并行开发；v 可方便的使用数量庞大的可重用功能模块。这些功能模块可能来自原有设计，也可能来自第三方设计公司或是可编程逻辑器件厂商提供的IP Core。在以往的可编程逻辑器件中使用这种设计方法时，通常要在Block集成阶段面对逻辑优化的问题。这主要是因为各个Block
5、逻辑在集成阶段往往会因为器件资源等问题相互影响，导致总体性能的下降。为此，STRATIX系列器件专门针对该问题提供了逻辑锁定功能，并对芯片内部硬件结构进行了优化。使用逻辑锁定功能后，各Block模块在设计阶段达到的性能在集成阶段将不会受到影响，因此，这种设计方法可有效提高设计人员的生产效率及设计的可重用性。1 基于STRATIX系列器件的设计流程3 STRATIX系列器件介绍STRATIX系列器件所具有的新特性：该系列器件具有以下新特性：特性说明工艺0.13um集成度10,570114,140LEs综合性能较APEXII有40%提升内置存储器可提供三种不同容量/带宽的内置存储器DSP功能内置可
6、支持复杂运算的DSP模块时钟系统具有高级时钟控制功能，可完全满足系统时钟需求外部管脚具有可支持最高840Mbps速率的差分接口/高速外部接口/外部存储器接口，还可提供可编程片上阻抗匹配功能STRATIX系列器件内部结构由图3可知，STRATIX系列器件内部包含以下几种功能单元：Logic Array Blocks（LABs）：逻辑阵列单元Phase-Locked Loops（PLLs）：锁相环DSP Blocks：DSP单元I/O Elements（IOEs）：输入/输出单元M512 RAM Blocks：容量为512Bits的内部存储单元M4K RAM Blocks：容量为4KBits的内部
7、存储单元MegaRAM Blocks：容量为512KBits的内部存储单元1 STRATIX系列器件内部结构内部连线STRATIX器件内部具有三种不同长度的内部连线。这些内连线专门针对基于Block的设计方法进行了优化，可显著提高逻辑器件的布线能力，并使得逻辑设计在集成度提高的情况下还能达到更高的性能。STRATIX器件还专门针对基于Block的设计方法对信号驱动源、线宽和布线空间进行了优化：v 每一个内部连线都有单独的驱动源，可有效避免扇出问题；v 具有贯穿整个器件的统一布线资源，确保Block在器件内部不同位置都可达到相同的性能。内部存储单元随着下一代系统研发工作的展开，各种设计对片内存储
8、器的需求也快速增长。总的来说，这些需求可分为功能需求和性能需求两种。功能需求：v 为了更有效的利用内部存储器，需要芯片可提供容量不同的内部存储空间。v 某些复杂应用需要非对称配置和更强的读写能力。性能需求：v 带宽正变得和容量一样重要。（带宽=端口数*数据传输速率）如下图所示， STRATIX系列器件内嵌三种不同容量的存储单元，针对不同的应用可以在设计中选用不同类型的存储单元：1 STRATIX系列器件内部存储单元三种存储单元的详细特性如下表所示：1 STRATIX内部存储单元特性特性M512：576BitsM4K：4,068BitsMegaRAM：589,624Bits性能312MHz312
9、MHz300MHz双端口模式奇/偶校验功能移位寄存器模式混合时钟模式单字节更新模式预置模式只读模式支持初始化上电状态输出清零输出清零输出不定寄存器清零输入/输出输入/输出输出写同时读（数据宽度相同）上升沿输出新写入的数据上升沿输出新写入的数据上升沿输出新写入的数据写同时读（数据宽度不同）不定或原有数据不定或原有数据不定该系列不同型号器件中的存储单元容量及最大带宽如下表所示：1 STRATIX器件内部存储单元容量及最大带宽内置DSP单元STRATIX系列器件内部集成了可实现复杂算法的DSP单元，其内部结构如下图所示：1 DSP单元内部结构DSP单元内部最多可实现三级流水，达到250MHz的工作频
10、率，可以使其满足如下应用：v 无线领域：滤波和压缩算法、加密/解密算法、信号处理v 消费领域：图像处理、音频处理、压缩处理v 数据通信领域：桶形移位、QoS算法、多位选择功能DSP单元内部乘法器可通过级联实现18Bit，9Bit，或36Bit乘法器。当配置为18Bits*18Bits乘法模式时，其可配置的应用方式如下：四个2输入乘法器：1 DSP单元实现四组2输入乘法器两组2输入乘法累加器：（乘积与固定数值相加）1 DSP单元实现两组2输入乘法累加器两组4输入乘加器：（乘积相加）1 DSP单元实现两组4输入乘加器8输入乘加器： （乘积相加）1 DSP单元实现一组8输入乘加器不同型号器件内部可使
11、用的乘法器数量如下表所示：1 STRATIX系列器件乘法器列表I/O接口STRATIX系列器件I/O管脚支持以下标准：1 STRATIX系列器件I/O端口支持标准由于该系列器件可通过使用外部存储器接口直接对外部存储器进行数据读写，因而可获得更多的存储空间。与此同时，通过使用该接口可有效缩短开发周期。此外，STRATIX系列器件是业界第一款提供终端匹配技术的器件。由于匹配电阻更加贴近输入管脚，使用该技术可获得更高的单板信号质量并使PCB设计得到简化。该系列器件可提供差分并联匹配，始端串/并联匹配和终端并联匹配等多种匹配形式。时钟系统STRATIX系列器件可提供两种面向不同应用得锁相环：v 增强型
12、通用锁相环：除了具备普通锁相环的功能外，还支持带宽调节、频谱扩展、时钟切换、参数在线调节、外部反馈输入等功能。v 快速锁相环：主要用于高速差分信号时钟的锁相。也可配置为通用锁相环，但不支持带宽调节等功能。该系列器件时钟系统使用上述两种锁相环后具备了一些新的特性，可完全实现以下功能：v 业界首创的时钟切换功能。这种切换可以由锁相环内置的检测单元来控制，也可以由内部逻辑控制。进行切换的时钟频率可以相同，也可以不同。v 业界首创的可编程带宽控制功能。该功能可使用户通过可编程控制的带宽参数来灵活调节锁相时间和锁相精度之间的关系，使时钟系统达到最优的工作状态。v 频谱扩展功能：该功能可有效降低时钟系统的
13、EMI指标；v 消抖功能：该功能可有效减少锁相环输出时钟的jitter，但需注意的是，jitter会随着锁相带宽的增加而增加；（增加带宽可减少锁相时间）v 倍频控制功能：该系列器件支持在线调节锁相环的倍频倍数（需通过专用管脚进行调节）；v 相差调节功能：该系列器件支持在线调节锁相环输出时钟与输入时钟的相差；v 时钟控制功能：可动态屏蔽PLL部分输出时钟；该系列器件时钟系统由三级构成：16个全局时钟；16个区域时钟；8或16个快速区域时钟。（EP1S40及以上器件可提供16个快速区域时钟）。同时，该系列器件可对外提供最多16个内部锁相环输出的时钟信号以满足板级时钟需求。远程升级功能在STRATI
14、X系列器件中专门设计了升级控制单元。该单元可确保升级的可靠性：v 升级过程中如果出现错误，该电路会自动恢复器件为缺省状态；v 升级后，可通过内置看门狗电路对新加载逻辑功能进行监控；在设计中使用该功能可灵活的使器件在不同条件下加载不同的逻辑程序。其他除了上述特点外，STRATIX系列器件还具有内部温度传感器，可使用标准温度监控器件对其进行温度监控，进一步提高系统工作可靠性。该系列器件支持以下加载特性：v 通过配置器件加载；v 同步并行微处理器接口加载；v 异步并行微处理器接口加载；v 同步串行微处理器接口加载；v 突发加载模式（MasterBlaster or ByteBlasterMV）v 800Mbps加载速率；v JTAG加载功能。4 STRATIX器件家族及封装STRATIX器件为ALTERA公司最新的可编程逻辑器件，从2002年下半年可陆续提供样片，预计推出样片半年后可实现批量供货。1 STRATIX器件家族1 STRATIX系列器件封装