《2022年armstm硬件架构 .pdf》由会员分享，可在线阅读，更多相关《2022年armstm硬件架构 .pdf（5页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、ARM 微处理器硬件架构冯诺依曼结构则是程序空间和数据空间不独立的结构。哈佛结构是指程序和数据空间独立的体系结构, 目的是为了减轻程序运行时的访存瓶颈。典型 PC 机-冯诺依曼架构冯 诺依曼体系的特点1）数据与指令都存储在存储器中2）被大多数计算机所采用3）ARM7 冯诺依曼体系哈佛体系架构名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 5 页 - - - - - - - - - 哈佛体系结构的特点1）程序存储器与数据存储器分开2）提供了较大的数存储器带宽3）适合于数字信
2、号处理4）大多数 DSP 都是哈佛结构5）ARM9 是哈佛结构CISC：复杂指令集（ Complex Instruction Set Computer ）具有大量的指令和寻址方式8/2 原则： 80% 的程序只使用20% 的指令名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 5 页 - - - - - - - - - 大多数程序只使用少量的指令就能够运行RISC：精简指令集（ Reduced Instruction Set Computer)在通道中只包含最有用的指令确保
3、数据通道快速执行每一条指令使 CPU 硬件结构设计变得更为简单流水线技术：几个指令可以并行执行提高了 CPU 的运行效率内部信息流要求通畅流动为增加处理器指令流的速度，ARM7 系列使用 3 级流水线 .允许多个操作同时处理，而非顺序执行。注， PC 指向正被取指的指令，而非正在执行的指令ARM 处理器内核流水线名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 5 页 - - - - - - - - - 超标量执行超标量 CPU 采用多条流水线结构。超标量体系结构描述一种微
4、处理器设计，它能够在一个时钟周期执行多个指令。在超标量体系结构设计中，处理器或指令编译器能够判断指令能独立于其它顺序指令而执行，还是依赖于另一指令，必须跟其按顺序执行。处理器然后使用多个执行单元同时执行两个或更多独立指令。超标量体系结构设计有时称“ 第二代RISC” 。高速缓存（ CACHE ）1、为什么采用高速缓存微处理器的时钟频率比内存速度提高快得多，高速缓存可以提高内存的平均性能。2、高速缓存的工作原理高速缓存是一种小型、快速的存储器，它保存部分主存内容的拷贝。总线和总线桥名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 5 页 - - - - - - - - - 存储器系统RAM ：随机存取存储器SRAM ：静态随机存储器DRAM ：动态随机存储器1）SRAM 比 DRAM 快2）SRAM 比 DRAM 耗电多3）DRAM 存储密度比 SRAM 高得多4）DRAM 需要周期性刷新ROM ：只读存储器FLASH ：闪存名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 5 页 - - - - - - - - -