《2022年锁相环芯片CD引脚,工作原理及应用电路 .pdf》由会员分享，可在线阅读，更多相关《2022年锁相环芯片CD引脚,工作原理及应用电路 .pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、CD4046 是通用的 CMOS 锁相环集成电路，其主要特点是: 1.电源电压范围宽（为3V18V）; 2. 输入阻抗高 (约 100M ); 3. 动态功耗小，在中心频率f0 为 10kHz 下功耗仅为600W，属微功耗器件。图 2 是 CD4046 的引脚排列，采用16 脚双列直插式。图 2 各引脚功能如下：1 脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2 脚相位比较器的输出端。3 脚比较信号输入端。4 脚压控振荡器输出端。5 脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7 脚外接振荡电容。8、16 脚电源的负端和正端。9 脚压控振荡器的控制端。10 脚解调输出端，
2、用于FM 解调。11、 12 脚外接振荡电阻。13 脚相位比较器的输出端。14 脚信号输入端。15 脚内部独立的齐纳稳压管负极。图 3 是 CD4046 内部电原理框图，主要由相位比较、压控振荡器（VCO ） 、线性放大器、 源跟随器、整形电路等部分构成。比较器采用异或门结构，当两个输人端信号Ui、Uo 的电平状态相异时（即一个高电平，一个为低电平），输出端信号U为高电平；反之， Ui、Uo 电平状态相同时（即两个均为高，或均为低电平），U输出为低电平。当Ui、Uo 的相位差 在 0-180范围内变化时，U的脉冲宽度m 亦随之改变，即占空比亦在改变。从比较器的输入和输出信号的波形（如图 4 所
3、示） 可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90相移。从图中还可知，fout 不一定是对称波形。对相位比较器，它要求Ui、Uo 的占空比均为50（即方波） ，这样才能使锁定范围为最大。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 4 页 - - - - - - - - - 图 3 相位比较器是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号
4、的谐波。它提供数字误差信号和锁定信号（相位脉冲） 两种输出， 当达到锁定时，在相位比较器的两个输人信号之间保持0相移。对相位比较器而言， 当 14 脚的输入信号比3 脚的比较信号频率低时，输出为逻辑“0” ；反之则输出逻辑 “1” 。如果两信号的频率相同而相位不同，当输入信号的相位滞后于比较信号时， 相位比较器输出的为正脉冲，当相位超前时则输出为负脉冲。在这两种情况下，从1 脚都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器的输出为高阻态，则1 脚输出高电平。上述波形如图5 所示。
5、由此可见，从1脚输出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 4 页 - - - - - - - - - 图 5 CD4046 锁相环采用的是RC 型压控振荡器， 必须外接电容C1 和电阻 R1 作为充放电元件。当 PLL 对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。由于 VCO 是一个电流控制振荡器，对定时电容C1 的充电电流与从9 脚输入的控制电压成正比，使VCO 的振荡频率亦正比于该控制电压。
6、当VCO 控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD 时，输出频率则线性地增大到最高输出频率。VCO 振荡频率的范围由R1、R2 和 C1 决定。 由于它的充电和放电都由同一个电容C1 完成， 故它的输出波形是对称方波。一般规定CD4046 的最高频率为1。2MHz(VDD=15V ） ，若 VDD15V ，则 fmax 要降低一些。CD4046 内部还有线性放大器和整形电路，可将14 脚输入的 100mV 左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1 的放大器， VCO 的输出电压经源跟踪器至10 脚作 FM 解调用。齐纳二极管可单独使用，其
7、稳压值为5V，若与 TTL电路匹配时，可用作辅助电源。综上所述， CD4046 工作原理如下：输入信号Ui 从 14 脚输入后，经放大器A1 进行放大、整形后加到相位比较器、的输入端，图3 开关 K 拨至 2 脚，则比较器将从3脚输入的比较信号Uo 与输入信号Ui 作相位比较，从相位比较器输出的误差电压U则反映出两者的相位差。U经 R3、 R4 及 C2 滤波后得到一控制电压Ud 加至压控振荡器VCO的输入端9 脚，调整 VCO 的振荡频率f2，使 f2 迅速逼近信号频率f1。VCO 的输出又经除法器再进入相位比较器，继续与Ui 进行相位比较，最后使得f2f1，两者的相位差为一定值，实现了相位
8、锁定。若开关K 拨至 13 脚，则相位比较器工作，过程与上述相同，不再赘述。CD4046 典型应用电路图 6 是用 CD4046 的 VCO 组成的方波发生器，当其9 脚输入端固定接电源时，电路即起基本方波振荡器的作用。振荡器的充、放电电容C1 接在 6 脚与 7 脚之间，调节电阻R1阻值即可调整振荡器振荡频率，振荡方波信号从4 脚输出。 按图示数值， 振荡频率变化范围在 20Hz 至 2kHz。图 6 图 7 是 CD4046 锁相环用于调频信号的解调电路。如果由载频为10kHz 组成的调频信号，用 400Hz 音频信号调制，假如调频信号的总振幅小于400mV 时，用 CD4046 时则应经
9、放大器放大后用交流耦合到锁相环的14 脚输入端环路的相位比较器采用比较器，因为需要锁相环系统中的中心频率f0 等于调频信号的载频，这样会引起压控振荡器输出与输入信号输入间产生不同的相位差，从而在压控振荡器输入端产生与输入信号频率变化相应的电压名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 4 页 - - - - - - - - - 变化，这个电压变化经源跟随器隔离后在压控振荡器的解调输出端10 脚输出解调信号。当VDD 为 10V，R1 为 10k，C1 为 100pF
10、时，锁相环路的捕捉范围为0.4kHz。解调器输出幅度取决于源跟随器外接电阻R3 值的大小。图 7 图 8 用 CD4046 与 BCD 加法计数器CD4518 构成的 100 倍频电路。刚开机时，f2 可能不等于 f1，假定 f2f1 ，此时相位比较器输U为高电平，经滤波后Ud 逐渐升高使VCO输出频率f2 迅速上升， f2 增大值至f2=f1 ，如果此时Ui 滞后U0，则相位比较器输出U为低电平。 U经滤波后得到的Ud 信号开始下降，这就迫使VCO 对 f2 进行微调，最后达到 f2/N=f1 ，并且 f2 与 f1 的相位差 =0。 ，进入锁定状态。如果此后f1 又发生变化，锁相环能再次捕获f1，使 f2 与 f1 相位锁定。图 8 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 4 页 - - - - - - - - -