《数字逻辑2014-2015(2)复习资料.doc》由会员分享，可在线阅读，更多相关《数字逻辑2014-2015(2)复习资料.doc（13页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、如有侵权，请联系网站删除，仅供学习与交流数字逻辑2014-2015(2)复习资料【精品文档】第 13 页第一章 数制与编码1、二、八、十、十六进制数的构成特点及相互转换；2、有符号数的编码；3、格雷码的特点；各种进制如何用BCD码表示；4、有权码和无权码有哪些？例：一、选择题1、（1100110）B=（ ）8421BCD=（ ）D=（ ）H=（ ）O（178）10=（ ）2=（ ）8421BCD=（ ）16=（ ）82、将数1101.11B转换为十六进制数为（ A ）A. D.CH B. 15.3H C. 12.EH D. 21.3H 3、在下列一组数中，最大数是（ ）。A.(258)D B.
2、(100000001 )B C.(103)H D.(001001010111 )8421BCD 4、若用8位字长来表示，（-62）D=( )原5、属于无权码的是（ ）A.8421 码 B.余3 码 C.2421 码 D.自然二进制码6、分别用842lBCD码表示(10011000)2为（ ） A.230 B.98 C.980 7、十进制数33的余3码为（ ）。 A.00110110 B.110110 C.01100110 D.100100 8、数字电路中使用的数制是（ ）。A.二进制 B.八进制 C.十进制 D.十六进制9、二进制数1011012和下列数中（ ）相等 A.4610 B.2D16
3、 C.548D.101101BCD10、在时间和数值上都断续变化的离散信号叫做（ ）。A.数字信号 B.断续信号C.模拟信号D.连续信号二、判断题1、格雷码具有任何相邻码只有一位码元不同的特性。（ ）2、8421BCD码、5421BCD码、2421BCD码都是有权的二-十进制编码。（ ）3、BCD码是一种人为选定的09十个数字的代码，可以有许多种。（ ）4、 8421BCD码是有权的二-十进制编码。 ( )第二章 逻辑代数基础1、基本逻辑运算和复合逻辑运算的运算规律、电路符号；2、逻辑代数的基本定律及三个规则； 3、逻辑函数表达式、逻辑图、真值表及相互转换；4、最小项、最大项的性质；5、公式法
4、化简；卡诺图法化简（有约束的和无约束的）。例：一、选择题1、 ，当时，A.B.C.D.2、 逻辑代数中有3种基本运算是指（ ）。A.或非，与或，与或非 B.与非，或非，与或非 C.与非，或，与或 D.与，或，非 3、 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ ）A.m1与m3B.m4与m6C.m5与m13D.m2与m84、 逻辑函数F(A,B,C) = AB+BC+的最小项标准式为（ ）。A.F(A,B,C)=m(0,2,4)B.F(A,B,C)=m(1,5,6,7)C.F(A,B,C)=m (0,2,3,4)D.F(A,B,C)=m(3,4,6,7)5、 含有n个变量的逻辑函数包含（
5、 ）个最小项。A.n B.2n C.2n D.n26、 逻辑函数的表示方法中具有唯一性的是( )。A .真值表 B.表达式 C.逻辑图 D.卡诺图7、 逻辑函数=( )。A. B.AC.BD.8、 和ABCD相邻的最小项为（ ） 。A.B.C.D.9、 逻辑函数的最简与或式为（ ）。A.B.C.D.10、 逻辑函数的最简与或式为（ ）。A B C D11、 在逻辑函数中的卡诺图画简中，被合并的最小项数越多（画的圈越大），则说明画简后（ ）。 A.乘积项个数越少B.实现该功能的门电路少C.该乘积项含因子少D.乘积项和乘积项因子两者皆少12、 一个班级中有四个班委委员，如果要开班委会，必须这四个班
6、委委员全部同意才能召开，其逻辑关系属于（ ）逻辑关系。 A.与 B.或 C.非 D.与非二、判断题1、 n变量的全部最大项的逻辑乘恒为0。（ ） 2、 由于约束项的值始终为 0，所以化简时在卡诺图的相应位置上应填入 0。（ ）3、 因为逻辑式A+（A+B）=B+(A+B)是成立的，所以等式两边同时减去（A+B），得A=B也是成立的。（ ）4、 逻辑非运算允许有多个逻辑自变量。（ ）5、 一个n变量的函数，含有2n个最小项。（ ）6、 1+1=1符合“或”逻辑关系。（ ）7、 异或运算关系，当两输入相等时，其输出为0；（ ）三、填空题1、 图中能实现TTL门的功能_2、 用二进制代码表示十进制数
7、85时，至少需要_位二进制。3、 在三极管开关电路中，如果输入电平为低电平，三极管的工作状态是_4、 一个数字信号只有_种取值，分别表示为_和_。5、 “全1出0，有0出1”描述的逻辑关系是_。6、 逻辑或是当决定事物结果的条件_具备时，结果才发生。而逻辑非是当决定事物结果的条件_具备时，结果才发生。四、计算题1、 用卡诺图画简法将下列函数画简为最简或与式。2、 用卡诺图化简法将下列函数画成最简与或式、或与式Y(A，B，C，D)=3、 用卡诺图法将下列函数化简为最简与或式。4、 用卡诺图画简法将下列函数画简为最简与或式。5、 用卡诺图画简法将下列函数画简为最简与或式。 约束条件AB+AC=06
8、、 试写出图题各逻辑图的表达式。第四章 组合逻辑电路1、组合逻辑电路的特点；2、组合逻辑电路的分析方法；分析步骤：逻辑图逻辑表达式化简真值表说明功能3、组合逻辑电路的设计方法；设计步骤：写表达式化简或变换逻辑抽象列真值表画逻辑图4、编码器：用文字、符号或者数码表示特定信息的过程称为编码；实现编码的电路称为编码器。二进制编码器编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N M来确定位数N。二十进制编码器：用 4 位二进制代码对 0 9 十个信号进行编码的电路5、译码器：译码是将具有特定含义的二进制代码翻译成原始信息的过程。能够实现译码功能的的电路叫做译码器。译码是编码的
9、反过程。 二进制译码器 二-十进制译码器 显示译码器 输入 n 位二进制代码A0Y0A1An-1Y1Ym-1二进制译码器输出 m 个信号 m = 2n芯片：74LS13874LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STC STB STA Y7 6、数据选择器： 能够从多路数据输入中选择一路作为输出的电路。8选1数据选择器74LS151，4选一数据选择器74LS153。主要应用：函数发生器。 7、 数据比较器8、 加法器例：一、选择题1、 1. 74LS138是3线8线译码器，译码为
10、输出低电平有效，若输入为A2A1A0=000时，输出应为（ ）。A.11111110 B.11011111 C.11110111 D.11111011 2、 电路的输出状态仅与当前的输入信号有关，与前一时刻的输出无关，这种电路为A.组合电路 B.时序电路 C.门电路 D.分立元件 3、 4选1数据选择器构成逻辑函数产生器的电路连接如图所示，该电路实现的逻辑函数是A.B.C.D.4、 四输入的译码器，其输出端最多为（ ）。A.4个 B.8个 C.10个 D.16个 5、 如果对键盘上108个符号进行二进制编码，则编码器输出至少（ ）位二进制数码才能满足要求。A.6 B.7 C.8 D.9 6、
11、组合逻辑电路的特点是（ ）。A.含有存储元件 B.输出、输入间有反馈通路 C.电路输出与以前状态无关 D.全部由计数器构成 7、 欲实现一个三变量的组合逻辑函数，可选用（ ）电路的芯片 。A.编码器 B.译码器 C.数值比较器 D.加法器 8、 电路任意时刻的输出都与电路原来的状态无关，这样的电路是（ ）。A.组合逻辑电路 B.时序逻辑电路 C. A、B都有可能 D. A、B都不是9、 在下列逻辑电路中，不是组合逻辑电路的是 （ ） 。A. 译码器 B. 编码器 C. 全加器 D. 寄存器10、 已知函数为，要实现此函数可采用74LS138结合与非门电路实现，器与非门接74LS138的输出端为
12、 。A、 B、 C、 D、二、判断题1、 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。 ( )2、 八路数据分配器的地址输入（选择控制）端有8个。 （ ）3、 组合逻辑电路与时序逻辑电路的区别是组合逻辑电路的输出只与该时刻的输入有关，时序逻辑电路与其正好相反。（ ）4、 组合逻辑电路在每一个时刻的输出只与该时刻的输入有关，具有即时性。（ ）5、 寄存器、计数器都属于组合电路；编码器、译码器属于时序电路。（ ）6、 .数据选择器除用作多路开关外，还可以产生逻辑函数。（ ）7、 数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的。 ( )三、计算题
13、1、 电路如图所示，请写出Y的逻辑函数式，列出真值表，指出电路完成了什么功能？2、 组合逻辑电路如右图所示：1）分别写出Z1、Z2、Z3和Z的逻辑表达式；2）根据Z的逻辑表达式列出真值表；3）用文字描述该电路的逻辑功能；3、 试分析下图逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。4、 组合逻辑电路如右图所示：1）写出Z的逻辑表达式并列出真值表；2）用文字描述该电路的逻辑功能；5、 在举重比赛中，有三名裁判，其中包括一名主裁判和两名副裁判。比赛时，只有主裁判判定运动员成绩有效、加上至少一名副裁判判定运动员成绩有效时，该运动员的成绩才有效，试列出真值表，并求出函数式。6、 设计
14、一多数表决电路。要求A、B、C三人中只要有半数以上同意，则决议就能通过。但A还具有否决权，即只要A不同意，即使多数人意见也不能通过，要求用最少的与非门实现并画出电路图。7、 设计一个三输入奇校验电路，即输入奇数个1时输出为1，否则输出为0。要求：列出真值表，并写出函数式。8、 74LS138可以作为函数发生器，试写出下图所示的函数表达式（不需要化简）。9、 用3线-8线译码器74LS138和门电路实现组合逻辑函数。10、 数据选择器可以作为函数发生器使用，四选一数据选择器74LS153的逻辑功能表如下所示。试用74LS153产生下列逻辑函数，要求写出求解步骤，并画出电路图。（在原图上画即可）1
15、1、 设计一个“逻辑不一致”电路，要求4个输入逻辑变量取值不一致时输出为1，取值一致时输出为0。标准答案：（1）用M、N、P、Q代表四个输入逻辑变量，Z代表输出。（2）列真值表，求出函数式。12、 数据选择器可以作为函数发生器使用，八选一数据选择器74LS151的逻辑功能表如下所示。试用74LS151产生下列逻辑函数，要求写出求解步骤，并画出电路图。（在原图上画即可）。第五章 集成触发器1、基本触发器的电路结构及工作原理；2、时钟触发器：RS触发器、D触发器、JK触发器、T触发器、T触发器的特性方程、特性表、时序波形图3、边沿触发器的时序波形图的画法。例：一、选择题与填空题1、正边沿D触发器，
16、在时钟脉冲CP正边沿到来前D为1，而CP正边沿后D变为0，则CP正边沿后为（ ）A、Q=0 B、Q不定 C、 D、Q=12、存在约束条件的触发器是（ ） 。A.基本RS触发器 B.D锁存器 C.主从JK触发器 D.D触发器 3、由与非门构成的基本RS触发器，当时，则（ ）。A、Q=1 B、Q=0 C、 D、Q不定4、下列触发器具有空翻现象（ ）基本RS 触发器 B边沿D 触发器 C同步D 触发器 D主从JK 触发器5、边沿式D触发器是一种（ ）稳态电路。 A.无 B.单 C.双 D.多 6、预将触发器置为“1”态，应在异步复位端和异步置位端分别加（ ）电平信号。A、 B、 C、 D、 7、具有
17、“置0” “置1 ” “保持”和“翻转”功能的触发器叫 （ ）A.JK触发器 B.D触发器 C.T触发器 D.T触发器8、T触发器特性方程 。A B C D9、对边沿JK触发器，当J=1、K=0时有效时钟脉冲到来时实现的功能是 。A. Qn+1Qn B. Qn+11 C. Qn+1 0 D. 10、对于JK触发器的两个输入端，当输入信号相反时构成_触发器，当输入信号相同时构成_触发器。二、判断题1、 由两个TTL或非门构成的基本RS触发器，当R=S=1时，触发器的状态为不定。 ( )2、 触发器是能够存储1 位二进制信息的基本单元电路。（ ）3、 D触发器的特性方程为Qn+1=D，与Q无关，所
18、以它没有记忆功能。（ ）4、 主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。 ( )5、 具有异步SD、RD端的D触发器也能够成防抖动开关。（ ）6、 在时钟触发器中，异步置0端和异步置1端也受时钟脉冲的控制。( )7、 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（ ）8、 主从触发器解决了基本触发器空翻现象的缺点存。（ ）9、 触发器有一对互补的输出端。（）10、 主从触发器和边沿触发器克服了空翻，但它们存在一次变化现象。（ ）三、计算题1、 设边沿D触发器初始状态为0状态，试画出输出端Q2的波形。CPQ21D C1Q2CPCPQ22、 已知A
19、、B、CP信号波形，画出输出端Q1的波形，设触发器初始状态为0状态。3、设下图触发器的初始状态为Q=0，画出在CLK信号连续作用下触发器输出端的电压波形。 4、如图为主从JK触发器，已知输入端J、K、RD和CP的电压波形如图所示，试画出输出端Q的电压波形。5、设下图触发器的初始状态为Q=0，画出在CLK信号连续作用下触发器输出端的电压波形。第六章 时序逻辑电路1、时序逻辑电路的特点2、时序逻辑电路的分析方法、步骤3、计数器（异步、同步）4、用集成计数器芯片构成N进制计数器的方法 反馈清零法（同步、异步） 反馈置数法5、寄存器、移位寄存器及环形计数器、扭环形计数器6、计数器的级联7、同步计数器的
20、设计方法例：一、选择题与填空题1、 一个四位二进制减法计数器的起始值为1001，经过100个时钟作用之后的值为 。 A.1100 B.0100 C.1101 D.01012、 指出下列电路中能够把串行数据变成并行数据的电路应该是 。 A.JK触发器 B.3/8线译码器 C.移位寄存器 D.十进制计数器3、 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。A.4 B.5 C.9 D.204、 n级扭环计数器的无效状态数是（ ）。 A.2n B.2nn C.2n-2n D.2n-1 5、 同步计数器和异步计数器比较，同步计数器的显著优点是 。 A.工作速度高 B.触发器利用率高 C.电
21、路简单 D.不受时钟CP控制。6、 同样是由四个触发器构成的计数器，就状态利用率而言，最低的是（ ）A.十进制计数器 B.二进制计数器 C.环形计数器 D.扭环形计数器7、 用反馈复位法来改变8位二进制加法计数器的模值，可以实现 模值范围的计数器A.115 B.116 C.132 D.12568、 若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用个触发器（ ）。 A.2 B.3 C.4 D.10 9、 下边电路中，不属于时序逻辑电路的是 _ 。 A .计数器 B .全加器 C .寄存器 D .分频器 10、 计数器的模是（ ）。 A.触发器的个数 B.计数状态的最大可能个数
22、C.实际计数状态的个数 D.以上都对 11、 根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分_计数器。A. 加法、减法及加减可逆； B. 同步和异步； C. 二、十和N进制； D.摩尔型和米里型 。12、 分析下图所示计数器的波形图，可知它是 进制计数器。A. 二进制计数器B. 五进制计数器C. 六进制计数器D. 十进制计数器13、 N个触发器可以构成能寄存（ ）位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N14、 欲实现模10计数器，至少需要 个触发器。15、 型时序电路的输出不仅与电路内部的状态有关，且与外输入有关。 型时序电路的输出仅与电路内部的状态
23、有关。16、 为了将一个字节数据串行移位到移位寄存器中，必须要 个时钟脉冲。17、 时序逻辑电路按照其触发器是否有统一的时钟控制分为_时序逻辑电路和_时序逻辑电路。二、判断题1、 环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（ ）2、 五个D触发器构成环形计数器，其计数长度为5。 ( )3、 D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（ ）4、 仅具有“置0” “置1” “保持” “翻转”功能的触发器是D触发器。（ ）5、 时序电路一定有触发器。（ ）6、 利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能
24、稳定而是立刻变为0状态。（ ）7、 一个计数器在任意初始状态下如果都能进入到有效循环状态时，称其能自启动。（ ）8、 异步加法计数器应将低位的Q端与高位的CP端相连接。（ ）9、 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。( )10、 n 位二进制计数器的每一种状态都被编码为对应的 n 位二进制整数。（ ）三、计算题1、分析下图时序电路的逻辑功能，要求写出电路的驱动方程、状态方程和输出方程，画出电路的状态表及状态转换图，说明它是Mealy 型电路还是Moore 型电路以及电路的功能。其中 A 为输入变量。2、分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方
25、程，画出电路的状态转换图。3、分析图所示时序电路的逻辑功能，求出状态方程，列出状态表，画出状态图，并说明电路能否自启动。4、用4位二进制计数器74163构成十三进制计数器，要求：1）反馈表达式2）给各个控制端赋值并画出电路图（在原图上画即可）。CPCTTCTP工作状态0清零10置数1101保持110保持1111计数5、74LS162为同步十进制加法计数器，芯片逻辑电路符号及逻辑功能如图所示，CO为进位输出端，使用该芯片设计一个同步七进制加法计数器，要求：1）写出反馈识别码SN，2）给各个控制端赋值并画出电路图（在原图上画即可）。CPCTTCTP工作状态0清零10置数1101保持110保持1111计数6、试画出如图所示时序电路的状态转换图，时序图。7、采用JK触发器组成电路，得到如图所示的输出波形，写出状态方程和驱动方程。8、已知一时序电路的状态表如表所示，试作出相应的状态图。