《时序逻辑电路》练习题及答案.doc

《《时序逻辑电路》练习题及答案.doc》由会员分享，可在线阅读，更多相关《《时序逻辑电路》练习题及答案.doc（20页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、时序逻辑电路练习题及答案5.1 分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。图P5.1解驱动方程：， 状态方程：；， ；， ；输出方程： 由状态方程可得状态转换表，如表5.1所示；由状态转换表可得状态转换图，如图A5.1所示。电路可以自启动。表5.1 00000101001100100100011010001001011101110001011101010011 图A5.1电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。5.2 试分析图P5.2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路

2、的状态转换图。A为输入逻辑变量。 图P5.2解驱动方程：， 状态方程：， 000001010011100111110101010100110001111100010000输出方程： 表5.2由状态方程可得状态转换表，如表5.2所示；由状态转换表可得状态转换图，如图A5.2所示。电路的逻辑功能是：判断A是否连续输入四个和四个以上“1”信号，是则Y=1，否则Y=0。图A5.25.3 试分析图P5.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。图P5.3解 ，； ，； ； +； Y = 电路的状态转换图如图A5.3所示，电路能够自启动。图A5

3、.35.4 分析图P5.4给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A为输入变量。图P5.4解，代入到特性方程，得：；，代入到特性方程，得：； 由状态方程可得其状态转换表，如表5.4所示，状态转换图如图A5.4所示。表5.4000001010011100111110101011100110000110101010000其功能为：当A=0时，电路作2位二进制加计数；当A=1时，电路作2位二进制减计数。5.5 分析图P5.5时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。图P5.5解 驱动方程：， ,， 代入特性方

4、程得状态方程： 输出方程： 状态转换表如表5.5所示。 表5.5000010011000011101100101010000111001110000011100110001010010000011000100001000011010101111001101111011110001000000010101010000110110000101011100状态转换图如图A5.5所示。由以上分析知，图P5.5所示电路为同步十进制减法计数器，能够自启动。5.6 试画出用2片74LS194组成8位双向移位寄存器的逻辑图。解 如图A5.6所示。5.7 在图P5.7电路中,若两个移位寄存器中的原始数据分别为A

5、3A2A1A0=1001，B3B2B1B0=0011，试问经过4个CP信号作用以后两个寄存器中的数据如何？这个电路完成什么功能?解 两组移位寄存器，每来一个CP，各位数据均向右移一位。全加器的和返送到A寄存器的左端输入。全加器的进位输出CO经一个CP 的延迟反送到全加器的进位输入端CI。在CP作用下，各点数据如表P5.7所示。4个CP信号作用后，A3A2A1A0=1100，B3B2B1B0=0000，电路为四位串行加法器。4个CP信号作用后，B寄存器清零，A寄存器数据为串行相加结果，而向高位的进位由CO给出。 表P5.7CPA3A2A1A0B3B2B1B0CIS C001001001100 1

6、10100000110 120010000011 031001000001 041100000000 05.8 分析图P5.8的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表5.3.4。解 图P5.8电路为七进制计数器。计数顺序是39循环。5.9 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表5.3.4所示。解 这是一个十进制计数器。计数顺序是09循环。5.10 试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。74LS161的功能表见表P5.10。

7、表P5.10 74LS161、74 LS160功能表输 入输 出说 明EPETCPD3D2D1D0Q3Q2Q1Q0高位在左00 0 0 0强迫清除10D C B AD C B A置数在CP完成101保持不影响OC输出101保持ET=0 ， OC=01111计数注：(1)只有当CP=1时，EP、ET才允许改变状态 (2)Oc为进位输出，平时为0，当Q3Q2Q1Q0=1111时，Oc=1（74 LS160是当Q3Q2Q1Q0=1001时，Oc=1）解 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均为十三进制加法计数器。如图A5.10(a)、(b)所示。5.11 试分析图P5

8、.11的计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。解 M=1时为六进制计数器，M=0时为八进制计数器。5.12 图P5.12电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。74LS161的功能表见题5.10。解 A=1时为十二进制计数器，A=0时为十进制计数器。5.13 设计一个可控制进制的计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数输入端和进位输出端。解 见图A5.13。5.14 分析图P5.14给出的计数器电路，画出电路的状态转换图，说明这是几进制计数器，74LS290的功能表如表P5.14所示。 表P5.1

9、4 74LS290功能表输 入输 出R01R02S91S92Q3Q2Q1Q01100000110000011100100000000计 数计 数计 数计 数注：将Q0与CP1连接,从CP0 送CP为8421码；将Q3与CP0连接,从CP1送CP为5421码解 图P5-14所示为七进制计数器。状态转换图如图A5.14所示。 5.15 试分析图P5.15计数器电路的分频比(即Y与CP的频率之比)。74LS161的功能表见题5.10。解 利用与上题同样的分析方法，可得74LS161(1)和74LS161(2)的状态转换图如图A5.15(a)、(b)所示。可见， 74LS 161(1)为七进制计数器，

10、且每当电路状态由10011111时，给74LS 161(2)一个计数脉冲。74LS 161(2)为九进制计数器，计数状态由01111111循环。整个电路为63进制计数器，分频比为1:63。5.16 图P5.16电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160的功能表见题5.10。解 第（1）片74160接成十进制计数器，第（2）片74160接成了三进制计数器。第（1）片到第（2）片之间为十进制，两片中串联组成7190的二十进制计数器。5.17 分析图P5.17给出的电路，说明这是多少进制的计数器，两片之间多少进制。74LS161的功能

11、表见题5.10。解 在出现信号以前，两片74LS161均按十六进制计数。即第（1）片到第（2）片之间为十六进制。当第（1）片计为2，第（2）片计为5时产生信号，总的进制为5162183。故为八十三进制计数器。计数范围00000001010010（83进）。5.18 用同步十进制计数芯片74160设计一个三百六十五进制的计数器。要求各位间为十进制关系，允许附加必要的门电路。74160的功能表见题5.10表P5.10（即与74LS161相同，仅进制不同，当Q3Q2Q1Q0=1001时，OC=1，其他情况OC=0）。解 可用多种方法实现，这里给出其中之一，如图A5.18所示。 当计数到364(即00

12、11，0110，0100)时，再来CP脉冲时计数器全部置入“0”。5.19 试用两片异步二五十进制计数器74LS90组成二十四进制计数器，74LS90的功能表与表P5.14相同。解 如图A5.19所示。5.20 图P5.20所示电路是用二-十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时，由Y端输出的脉冲频率各为多少。已知CP端输入脉冲的频率为10kHz。优先编码器74LS147的功能表见表P5.20。74160的功能表与题5.10中表P5.10相同。 表P5.20 74LS147的功能表输 入输

13、出1111111110010110111011110111110111111011111110111111111111011001111000100110101011110011011110接低电平的输入端ABCDEFGHI分频比（fY / fCP）1/91/81/71/61/51/41/31/20f Y = kHz1.111.251.431.6722.53.3350解 74160为同步置数,根据图P5.20，当74160的进位OC=1且再来CP时， Q3n+1Q2n+1Q1n+1Q0n+1=Y3Y2Y1Y0如A=0时，Y3Y2Y1Y0=0001，当OC=1，再来CP时， Q3n+1Q2n+1

14、Q1n+1Q0n+1=0001（状态转换图如图A5.20所示），因此Y的频率fy是时钟CP频率fcp的1/9，用此方法分析可得表5.20。 表5.20接低电平的输入端ABCDEFGHI分频比（fY / fCP）1/91/81/71/61/51/41/31/20f Y = kHz1.111.251.431.6722.53.33505.21 试用同步十进制可逆计数器74LS190和二一十进制优先编码器74LS147设计一个工作在减法计数状态的可控分频器。要求在控制信号A、B、C、D、E、F、G、H分别为1时分频比对应为1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9。74LS190的

15、逻辑图见教材中图5.3.25，它的功能表如表5.3.5。可以附加必要的门电路。解 可用CP0作为信号。因为在CP上升沿使以后，在这个CP的低电平期间，CP0将给出一个负脉冲。但由于74LS190的信号是异步置数信号，所以0000状态在计数过程中是作为暂态出现的。如果为提高置数的可靠性，并产生足够宽度的进位输出脉冲，可以增设由G1、G2组成的触发器，由端给出与CP脉冲的低电平等宽的=0信号，并可由端给出进位输出脉冲。由图A5.21 (a) 中74LS190减法计数器的状态转换图可知，若时置入=0100，则得到四进制减法计数器，输出进位信号与CP频率之比为1/4。又由74LS147的功能表（见上题

16、）可知，为使74LS147的输出反相后为0100，需接入低电平信号，故应接输入信号C。依次类推即可得到下表（表A5.21）：表A5.21接低电平的输入端（A）（B）（C）（D）（E）（F）（G）（H）分频比（fY / fCP）1/21/31/41/51/61/71/81/9于是得到如图A5.21（b）的电路图。5.22 图P5.22是一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进制计数器，能否自启动。解 , 状态转换图如图A5.22，这是一个五进制计数器，能够自启动。5.23 试利用同步4位二进制计数器74LS161和4线-16线译码器74LS154设计节拍脉冲发生器，要求从12个

17、输出端顺序、循环地输出等宽的负脉冲。74LS154的逻辑框图及说明见题3.9 ，74LS161的功能表见题5.10中表5.10。解用置数法将74LS161接成十二进制计数器（计数从00001011循环），并且把它的Q3、Q2、Q1、Q0对应接至74LS154的A3、A2、A1、A0，则74LS154的可顺序产生低电平。为拍脉冲发生器的输出端，如图A5.23所示。5.24 设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性地输出“0010110111”的序列信号。 解 可以用十进制计数器和8选1数据选择器组成这个序列信号发生器电路。若将十进制计数器74160的输出状态作为8选1数据选

18、择器的输入，则可得到数据选择器的输出Z与输入之间关系的真值表。Q3Q2Q1Q0Z00000000100010100110010010101101100011111000110011若取用8选1数据选择器74LS251（见图A5.24（a），则它的输出逻辑式可写为由真值表写出Z的逻辑式，并化成与上式对应的形式，则得到令A2=Q2，A1=Q1，A0=Q0，D0=D1=Q3 ，D2=D4=Q5=Q7=，D3=D6=0，则数据选择器的输出Y即所求之Z。所得到的电路如图A5.24(a)所示。 解法2 因为周期性输出信号为十节拍，所以可用五位扭环形计数器及门电路构成。设输出为Y，则状态转换图如图A5.24

19、（b）所示。 输出 利用约束条件，用卡诺图（如图A5.24（c）所示）化简，得 由此可得序列信号发生器电路如图A5.24（d）所示。5.25 设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表P5.25规定的顺序转换状态。表中的1表示“亮”，0表示“灭”。要求电路能自启动，并尽可能采用中规模集成电路芯片。 表P5.25CP顺序红 黄 绿CP顺序红 黄 绿00004111110050012010601030017100解 因为输出为八个状态循环，所以用74LS161的低三位作为八进制计数器。若以R、Y、G分别表示红、黄、绿三个输出，则可得计数器输出状态Q2、Q1、Q0与R、

20、Y、G关系的真值表：RYGRYG000000100111001100101001010010110010011001111100题5.25的真值表选两片双4选1数据选择器74LS153作通用函数发生器使用，产生R、Y、G。由真值表写出R、Y、G的逻辑式，并化成与数据选择器的输出逻辑式相对应的形式电路图如图A5.25。5.26 用JK触发器和门电路设计一个4位循环码计数器，它的状态转换表应如表P5.26所示。表P5.26计数顺序电路状态Q4Q3Q2Q1进位输出C计数顺序电路状态Q4Q3Q2Q1进位输出C01234567000000010011001001100111010101000000000

21、0891011121314151100110111111110101010111001100000000001解1根据表P5.26画出的卡诺图如图A5.26 (a) 及图A5.26 (b)、(c)、(d) 、(e)所示。2用卡诺图化简，求状态方程。 与特性方程比较，可知驱动方程 , 与特性方程比较，可知驱动方程 与特性方程比较，可知驱动方程 与特性方程比较，可知驱动方程 由表P5.26知，输出方程 根据驱动方程和输出方程可画出逻辑电路图。（图略）5.27 用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否启动。解法一：方程代入法1确定触发器个数。需用4个D触发器。2设十一进制计数器

22、的状态转换图，如图A5.27（a）所示。3列状态转换表如表A5.27（a）所示。 表A5.27（a）计数顺序Q3Q2Q1Q0计数顺序Q3Q2Q1Q0计数顺序Q3Q2Q1Q001230000000100100011456701000101011001118910111000100110100000 4画出各触发器的次态卡诺图，如图A5.27（b）和图A5.27(c)、(d )、(e)、(f ) 所示。5由卡诺图化简得到各触发器的状态方程及驱动方程。， ， 6检查电路能否自启动。由状态方程可得完整状态转换表，如表A5.27（b）所示。因此知电路能够自启动。表A5.27（b）CPQ3Q2Q1Q0CP

23、Q3Q2Q1Q0CPQ3Q2Q1Q0000007011111101100018100021110200109100130100300111010100101140100111011101005010112000001111601100110011000完整状态转换图如图A5.27（g）所示。7由驱动方程可画出逻辑电路图（略）。解法二：用D触发器设计异步十一进制计数器首先要设计出二进制计数器，然后用复位法构成十一进制电路。设计异步二进制计数器可用观察法得到其逻辑关系，由于D触发器的，而二进制计数，所以各触发器的驱动方程应为。又由于是做加法，设D触发器为上升沿触发，所以低位的端应作为高位的时钟CP

24、，这样，4个D触发器构成4位二进制计数，在CP信号作用下，从0000开始，当计到1011时，经与非门送到各触发器的直接复位端，就构成了异步十一进制计数器。如图A5.27（h）所示。5.28 设计一个控制步进电动机三相六状态工作的逻辑电路，如果用1表示电机绕组导通0表示电机绕组截止，则3个绕组ABC的状态转换图应如图P5.28所示，M为输入控制变量，当M=1时为正转，M=0时为反转。解 为避免与线圈C混淆，设正反转控制输入端为M，求解An+1、Bn+1、Cn+1，用D触发器及与或非门实现之。根据状态转换图P5.28画出电路次态卡诺图，如图A5.28（a）和图A5.28（b）、（c）、（d） 所示。将卡诺图中的“0”合并，然后求反，得实现电路如图A5.28（e）所示。