《编码器和译码器ppt课件.ppt》由会员分享，可在线阅读，更多相关《编码器和译码器ppt课件.ppt（50页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、College of computer science, SWPUComputer ScienceComputer Science数字逻辑数字逻辑 College of Computer Science, SWPU数字逻辑数字逻辑 College of Computer Science, SWPU数字逻辑数字逻辑 College of Computer Science, SWPU2mn数字逻辑数字逻辑 College of Computer Science, SWPU数字逻辑数字逻辑 College of Computer Science, SWPU数字逻辑数字逻辑 College of Co
2、mputer Science, SWPUI0 I1 I2 I3 I4 I5 I6 I7Y2 Y1 Y03 3位二进制编码器的真值表位二进制编码器的真值表1 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 1二进制二进制编码器编码器Y0Y1Y2I0I1I72n个个输输入入n个个输输出出数字逻辑数字逻辑 College
3、of Computer Science, SWPU20123 456701234 567012345 6701234567 YII II I IIIII II I I IIII II II I III II III I数字逻辑数字逻辑 College of Computer Science, SWPU数字逻辑数字逻辑 College of Computer Science, SWPU245671236701357YIIIIYIIIIYIIII数字逻辑数字逻辑 College of Computer Science, SWPU 数字逻辑数字逻辑 College of Computer Scien
4、ce, SWPU思考：如果用与非门实现的话，Y2、Y1、Y0的表达式该如何变？45672YI I I I23671YI I I I13570YI I I I数字逻辑数字逻辑 College of Computer Science, SWPU数字逻辑数字逻辑 College of Computer Science, SWPU数字逻辑数字逻辑 College of Computer Science, SWPU输 入I7 I6 I5 I4 I3 I2 I1 I0输 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0
5、0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0数字逻辑数字逻辑 College of Computer Science, SWPU12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY数字逻辑数字逻辑 College of Computer Science, SWPU111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1
6、 I08线线-3线线优优先先编编码码器器数字逻辑数字逻辑 College of Computer Science, SWPU思考思考：如果将输入和输出改为以低电平为有效信号，那么逻辑表达式是怎么样的呢？逻辑图呢？2765417654 3542076 564 3642 1YIIIIYIII I II I IYII II I II I I I数字逻辑数字逻辑 College of Computer Science, SWPU输输入入输输出出使能输出，用于级联使能输出，用于级联EO选通输出选通输出GS使能输入使能输入EIEI_L有效有效有输入请求有输入请求GS_L有效有效EI_L有效有效没有输入请求
7、没有输入请求EO_L有效有效数字逻辑数字逻辑 College of Computer Science, SWPU反相器反相器缓冲器缓冲器数字逻辑数字逻辑 College of Computer Science, SWPUA2A1A0GSEOEII7I0A2A1A0GSEOEII7I0Q15_LQ8_LQ7_LQ0_LY0Y1Y2Y3GS2 2个个74x14874x148级联为级联为16164 4优先编码器优先编码器数字逻辑数字逻辑 College of Computer Science, SWPU用用8-38-3优先编码器优先编码器74x14874x148级联为级联为64-664-6优先编码器
8、优先编码器A2A1A0GSEOEII7I0片间优先级的编码片间优先级的编码 利用第利用第9 9片片74x14874x148 每片的每片的GSGS端接到第端接到第9 9片的输入端片的输入端 第第9 9片的输出作为高片的输出作为高3 3位（位（RA5RA5RA3RA3）片内优先级片内优先级片间优先级片间优先级 输出：输出：6 6位位低低3 3位位高高3 3位位8 8片输出片输出A2A2A0A0通过或门作为通过或门作为最终输出的低最终输出的低3 3位位RA2RA2RA0RA0数字逻辑数字逻辑 College of Computer Science, SWPU分析判定优先级电路：（利用分析判定优先级电
9、路：（利用74x148 74x148 ） 8个个_电平有效输入电平有效输入I0_LI7_L，_的优先级最高的优先级最高 地址输出地址输出A2A0，_电平有效电平有效 若输出若输出AVALID高电平有效，则表示高电平有效，则表示_A2A1A0GSEOEI74x148I7I0I0_LI7_LA2A1A0AVALID低低I0_L至少有一个输入有效至少有一个输入有效高高数字逻辑数字逻辑 College of Computer Science, SWPU设计判定优先级电路：设计判定优先级电路：（利用（利用74x148 74x148 ） 8个输入个输入I0I7高电平有效，高电平有效，I7优先级最高优先级最
10、高 地址输出地址输出A2A0，高电平有效，高电平有效 如果没有输入有效，为如果没有输入有效，为111且输出且输出IDLE有效有效I7I0A2A1A0IDLEA2A1A0GSEOEII7I074x148数字逻辑数字逻辑 College of Computer Science, SWPU 数字逻辑数字逻辑 College of Computer Science, SWPU数字逻辑数字逻辑 College of Computer Science, SWPU使能使能输入输入编码编码输出输出编码编码映射映射译码器（译码器（decoderdecoder）编码器（编码器（encoderencoder）n位二
11、进制码位二进制码2n中取中取1码码使能使能输入输入编码编码输出输出编码编码映射映射2n中取中取1码码n位二进制码位二进制码数字逻辑数字逻辑 College of Computer Science, SWPU二进制译码器的输入端为二进制译码器的输入端为n个，则输出端为个，则输出端为2n个，且对应于输入代码的每一种状态，个，且对应于输入代码的每一种状态，2n个个输出中只有一个为输出中只有一个为1 1（或为（或为0 0），其余全为），其余全为0 0（或为（或为1 1）。）。数字逻辑数字逻辑 College of Computer Science, SWPU2-42-4译码器译码器Y0Y1Y2Y3A0
12、A1EN 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0输输 入入EN A1 A2输输 出出 Y3 Y2 Y1 Y02-42-4二进制译码器真值表二进制译码器真值表数字逻辑数字逻辑 College of Computer Science, SWPU 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0输输 入入EN A1 A2输输 出出 Y3 Y2 Y1 Y02-42-4二进制译码器真值表二进制译码器真值表Y0 = E
13、N ( A1 A2 )Y1 = EN ( A1 A2 )Y2 = EN ( A1 A2 )Y3 = EN (A1 A2 )Yi = EN mi数字逻辑数字逻辑 College of Computer Science, SWPU数字逻辑数字逻辑 College of Computer Science, SWPUY0Y1Y2Y3GAB1/2 74x139Y0Y1Y2Y3GAB1/2 74x139Y0Y1Y2Y3GAB1/2 74x139G_LABY0_LY1_LY2_LY3_L数字逻辑数字逻辑 College of Computer Science, SWPUA2 A1 A0 Y0 Y1 Y2 Y
14、3 Y4 Y5 Y6 Y7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 真真值值表表数字逻辑数字逻辑 College of Computer Science, SWPU01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAA
15、AY逻辑表达式逻辑表达式数字逻辑数字逻辑 College of Computer Science, SWPU&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻逻辑辑图图3线线|8线线译译码码器器数字逻辑数字逻辑 College of Computer Science, SWPU数字逻辑数字逻辑 College of Computer Science, SWPUN0N1N2N3EN_L+5VD0_LD7_LD8_LD15_L用用74x13874x138设计设计4-16译码器译码器思路：思路： 1616个输出需要个输出需要 片片74x13874x138？Y0Y7ABCG1
16、G2AG2BY0Y7ABCG1G2AG2BU1U2 任何时刻只有任何时刻只有一片在工作。一片在工作。 4 4个输入中，个输入中，哪些位控制片选哪些位控制片选哪些位控制输入哪些位控制输入数字逻辑数字逻辑 College of Computer Science, SWPU用用74x138设计设计 5-32 译码器译码器32个输出需要多少片个输出需要多少片74x138？控制任何时刻只有一片工作控制任何时刻只有一片工作 利用使能端利用使能端5个输入的低个输入的低3位控制输入位控制输入5个输入的高个输入的高2位控制片选位控制片选 利用利用 2-4 译码器译码器数字逻辑数字逻辑 College of Co
17、mputer Science, SWPUF = (X,Y,Z) (0,3,6,7) = (X,Y,Z) (1,2,4,5)对于二进制译码器：对于二进制译码器：Yi = EN mi 当使能端有效时，当使能端有效时，Yi = mi对低电平有效输出：对低电平有效输出：Yi_L = Yi 当使能端有效时，当使能端有效时，Yi_L = mi = MiABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138数字逻辑数字逻辑 College of Computer Science, SWPUZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138F+5VF = (X,Y,Z) (0
18、,3,6,7)当使能端有效时当使能端有效时Yi = mi数字逻辑数字逻辑 College of Computer Science, SWPUZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VFF = (X,Y,Z) (0,3,6,7)数字逻辑数字逻辑 College of Computer Science, SWPU= M1 M2 M4 M5= m1 m2 m4 m5F = (X,Y,Z) ( 1, 2, 4, 5 )ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VF数字逻辑数字逻辑 College of Computer Scienc
19、e, SWPUabcdefg dp公共阴极公共阴极abcdefgdp常用的有：常用的有：半导体数码管（半导体数码管（LEDLED）液晶数码管（液晶数码管（LCDLCD）abcdefg dp公共阳极公共阳极数字逻辑数字逻辑 College of Computer Science, SWPUabcdefg111111011011010011111数字逻辑数字逻辑 College of Computer Science, SWPU七七段段显显示示译译码码器器的的真真值值表表0 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0
20、1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0A3 A2 A1 A0a b c d e f g0123456789101112131
21、415数字逻辑数字逻辑 College of Computer Science, SWPUBCD - 七段显示译码器的卡诺图七段显示译码器的卡诺图Ya = A3A2A2A0 + A3A1 + A2A0Yb = A3A1 + A2A1A0 + A2A1A0数字逻辑数字逻辑 College of Computer Science, SWPUBCD - 七段显示译码器的卡诺图七段显示译码器的卡诺图Yc = A3A2 + A2A1A0Yd = A2A1A0 + A2A1A0 + A2A1A0数字逻辑数字逻辑 College of Computer Science, SWPUBCD - 七段显示译码器的
22、卡诺图七段显示译码器的卡诺图Ye = A2A1 + A0Yf = A3A2A0 + A1A0 + A2A1数字逻辑数字逻辑 College of Computer Science, SWPUBCD - 七段显示译码器的卡诺图七段显示译码器的卡诺图Yg = A3A2A1 + A2A1A0数字逻辑数字逻辑 College of Computer Science, SWPU输入：输入：BCDBCD码码输出：十中取一码输出：十中取一码Y0Y9I0I1I2I3多余的多余的6 6个状态如何处理？个状态如何处理？输出均无效：拒绝输出均无效：拒绝“翻译翻译”作为任意项处理作为任意项处理 电路内部结构简单电路内部结构简单