《2022年自动循环计数器可用 .pdf》由会员分享，可在线阅读，更多相关《2022年自动循环计数器可用 .pdf（14页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1 数 字 电 子 技 术 课 程 设 计 报告题目:自动循环计数器学年： 20132014 学期: 1 专业: 生物医学工程班级: 110314 姓名: 赵亮学号: 20111398 指 导教师: 李磊日期: 2014年 1 月 4 日 2014 年 1 月 10 日长春工业大学电气与电子工程学院名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 14 页 - - - - - - - - - 2 目录第一章设计任务与要求 . 31.1 设计任务 . 31.2 设计要求 .
2、3第二章设计思想 . 3第三章单元电路的设计、参数计算、器件选择及介绍. 43.1 单次脉冲产生部分 . 43.2 译码驱动、显示电路部分. 53.3 控制部分及循环加减计数部分. 8第四章系统逻辑框图 .10第五章系统电路总图及原理 . 115.1、电路总图 . 115.2、工作原理 . 11第六章硬件电路安装、调试测试结果，出现的问题、原因及解决方法 . 12第七章总结设计电路的特点和方案的优缺点. 12 第八章收获、 体会.13 附录 A 原理总图 . 14附录 B 元件清单 . 14名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - -
3、 - - 名师精心整理 - - - - - - - 第 2 页，共 14 页 - - - - - - - - - 3 设计题目：自动循环计数器第一章设计任务与要求1.1 设计任务1. 用集成计数器实行39 自动循环计数。2. 电路能实现39 加法和 39 减法循环计数。3. 输出用数码显示。1.2 设计要求1. 确定总体设计方案画出总方框图，划分各单元电路的功能，并进行单元电路的设计，画出逻辑图。2. 选择元器件型号。3. 画出总逻辑图和装配图，并在实验板上组装电路。4. 进行电路调试，使其达到设计要求。5. 写出总结报告。第二章设计思想根据题目要求，系统可以划分为以下几个部分，基本思想如下：
4、1、电源部分，由它向整个系统提供+5V 电源。2、单脉冲产生部分：功能是由它产生单个脉冲，为循环计数部分提供计数脉冲。3、译码显示电路部分：计数器输出结果的数字显示。4、加/减控制电路部分：实现加减循环计数功能由控制部分完成。5、可逆计数器部分：完成39的可逆加减循环计数。系统设计方框图如图1 所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 14 页 - - - - - - - - - 4 图 1 39加/减可逆自动循环计数器系统设计方框图第三章单元电路的设计、参数
5、计算、器件选择及介绍3.1 单次脉冲产生部分3.1.1、方案论证产生单脉冲的方法有很多，如用集成555 定时器、TTL 集成单稳态触发器74LS121。74121、74221、74LS221 都是不可重复触发的单稳态触发器。属于可重复触发的触发器有 74122、74LS122、 74123、 74LS123 等。方案一：用集成555 定时器产生单脉冲，见图2(a)。127 4 L S 1 9 091011551114D CB AD/ ULDCP7 6231213QDQCQBQACC/CRGND7 4 L S 4 86217354D C B ALTRBIBI / RBO14159 1011121
6、3168gfedcbaVCCGND109 1 246 75gfedcb adp7 4 L S 2 9 87 94 36 51 2D1C1B1A1D2C2B2A2121314151011QDQCQBQAVccWSCLKGND78053+5V220VD1D2D3D41000F/16V1000F/10V0.33F0.1FC1C2C3C4R1R7300&+5VR81kR91kS1123I C1-1IC1-274LS00456SRQ+5VS2+5V加加74LS 13812315A B CY2&IC1-391081C2-174L S04121C2 -274L S04341C2-274L S04981C2
7、-274L S0456G2AG2BGNDG1VCC+5V61645 8IC3I C4IC5I C63(8)+5V88Vcc+5VI C7加123加9加加加加加加加加加加加加加加加加加加1274LS 1 9091011551114D C B AD/ULDCP76 2 31213QDQCQBQACC/CRGND74LS 486 21 73 5 4D C B ALTRBIBI/RBO1415910111213168gfed cbaVCCGND109124675g fe d cb adp74LS 29879436512D1C1B1A1D2C2B2A2121314151011QDQCQBQAVccWSC
8、LKGND78053+5V220VD1D2D3D41000F/16V1000F/10V0.33F0.1FC1C2C3C4R1R7300&+5VR81kS1123IC1-1SQ+5VS2+5V加加741 23A B1IC2-174LS04121IC2-274LS04981IC2-274LS0456G1VCC+5V616IC4IC5IC63( 8)+5V88Vcc+5VIC7(a) （b）加/减控制电路单脉冲产生译码显示电路可逆计数器电源名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4
9、 页，共 14 页 - - - - - - - - - 5 1274LS190910 11551114D C B AD/ULDCP76 231213QDQCQBQACC/CRGND74LS4 86 2 1735 4D C B ALTRBBI/RBO1415910111213168ged cbaVCCGND109 12 46 75ged c ba dp74LS29879 4365 12D1C1B1A1D2C2B2A2121314151011QDQCQBQAVccWSCLKGND78053+5V220VDDDD1000F/16V1000F/10V0.33F0.1FCCCCR1R7300&+5VR8
10、1kR91kS1123IC11IC1274LS00456SRQ+5VS2+5V7 4LS1 381 2315A B CY2&IC139108IC2174LS04IC2274LS04IC2274LS04IC2274LS04G2AG2BGNDG1VCC+5V6164 5 8IC3IC4IC5IC638+5V88Vcc+5VIC71239(c) 图 2 单脉冲产生电路方案二：用TTL 集成单稳态触发器74LS121， ，见图 2(b)。方案三：用74LS00 四 2 输入与非门与手动开关，见图2(c) 用 74LS00 中的两个与非门构成基本RS 触发器，手动开关反复拨动一次，则触发器输出端将产生一
11、个计数脉冲。确定方案：根据实验要求，使用555 定时器，能自动产生计数脉冲，故采用方案一。3.2 译码驱动、显示电路部分3.2.1、方案论证方案一：采用 DCD-HEX 4 段数码管，不需要译码器就能直接显示出结果。方案二： 74LS48 TTL BCD 7 段译码器 /内部上拉输出驱动。采用74LS48 不需要外接上拉电阻。确定方案：由于DCD-HEX的价格较高，且市场上不易购买，故采用74LS48。由于 74LS48 输出是高有效，所以显示数码管选用LN05011AH 共阴极数码管。3.2.2、元器件型号的选择及参数计算：数码管LN05011AH ，译码 /驱动器 74LS48；限流电阻的
12、计算，数码管压降一般为1.82.2V ，工作电流1020mA ，经试验，静态显示时10 mA 亮度相当可观，所以限流电阻 R1R7=(5V-2V)/10mA=300,功率为0.012300=0.03W,故电阻选用R1R7=300（1/16W） 。3.2.3、译码驱动、显示电路的设计74LS48 的引脚见图3，74LS48 的功能表如表1 所示，其中， D C B A 为 8421BCD码输入端， ag 为 7 段译码输出端。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共
13、14 页 - - - - - - - - - 6 图 3 74LS48 引脚图表 1 74LS48 引脚功能表 七段译码驱动器功能表名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 14 页 - - - - - - - - - 7 灯测试输入使能端。当LT0 时，译码器各段输出均为高电平，显示器各段亮，因此， LT0 可用来检查74LS48 和显示器的好坏。动态灭零输入使能端。在LT1 的前提下， 当/RBI0 且输入 BDCA 0000时，译码器各段输出全为低电平，显示器
14、各段全灭，而当输人数据为非零数码时，译码器和显示器正常译码和显示。利用此功能可以实现对无意义位的零进行消隐。静态灭零输入使能端。只要BI0，不论输入BDCA 为何种电平，译码器4段输出全为低电平，显示器灭灯(此时 /BIRBO 为输入使能 )。共阴极数码管管脚图见图 4。图 4 共阴极数码管管脚图3.2.4、译码驱动、显示电路原理图译码驱动、显示电路原理图见图5 图 5 译码驱动、显示原理图74LS486217354DCBALTRBIBI/RBO1415910111213168gfedcbaVCCGND109124675gfedcbadpR1R7300 3(8)+5V名师资料总结 - - -精
15、品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 14 页 - - - - - - - - - 8 3.3 控制部分及循环加减计数部分1、方案论证方案一： 74LS190 为可预置的十进制同步加减计数器。方案二： 74LS191 可预置的 4 位 2 进制同步加 /减计数器。确定方案：经过比较，结合系统要求，决定采用方案一。2、控制部分及循环加减计数部分的设计（ 1）逻辑功能示意图图 6 逻辑功能示意图（2） 190 功能表见表2 表 2 74LS190 功能表（3） 主要逻辑功能。名师资料总结 -
16、 - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 14 页 - - - - - - - - - 9 5、经过调试以后，发现74LS190的输出端接 74LS138译码器以后，当计数器进行加计数时，不能正常的译出数字9，而用 74LS191则可以实现，于是又重新设计，采用方案二，具体操作如下：（1）集成十进制同步加减计数器CT74LS191 ，逻辑功能示意图见图4。图 7 逻辑功能示意图LD为异步置数控制端 CT为计数控制端 D0-D3位并行输入端Q0-Q3为输出端 U/D 为加/ 减计数方
17、式控制端 RC为行波时钟输出端CO/CB为进位输出 / 借位输出端（2）74LS191功能表见表 3 输入输出说明LDCT U /P CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 d3 d2 d1 d0d3 d2 d1 d0并行异步置数1 0 0 加计数CO/BI=Q3Q01 0 1 减计数CO/BI= Q3 Q2 Q1 Q01 1 保持表 3 74LS191功能表 主要逻辑功能：异步置数功能。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 14 页 - -
18、- - - - - - - 10 当LD=0 时，与 CP 无关，并行输入数据 d3d0被置入。Q3 Q2 Q1 Q0=d3d2 d1 d0。计数功能。取 CT =0、 LD =1。当U /P=0 时，对应 CP脉冲上升沿，十进制加法计数器。当U /P=1 时，对应 CP脉冲上升沿，十进制减法计数器。保持功能。当 CT =LD =1时，计数器保持原来的状态不变。6、加减自动跳转部分：利用与非门组成的SR锁存器，当计数器减到2 时，S=0，R=1，则 Q =0，当 Q 端的低电平到达LD端时，变为加计数，同时，置数端置入 3。同理，当计数器加到 10 时，S=1，R =0，则 Q =1，变为减计
19、数，同时，置数端置入9，这样，就实现了加减的自动跳转。第四章系统逻辑框图图 8 74LS191 加法计数名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 14 页 - - - - - - - - - 11 说明：由于题目要求加法计数从3 开始自动循环到9 然后再返回到 3，所以并行输入端 DCBA=0011 ，当计数器的输出时1010 时，由于非门以及与非门的作用使 LD输入低电平有效，给计数器置数为0011，再次开始循环。图 9 74LS191减法计数说明：由于题目要求
20、减法计数从9 开始减到 3 然后再返回到 9，所以并行输入端 DCBA=1001 ，当计数器的输出 0010 时，由于非门以及与非门的作用使LD输入低电平有效，给计数器置数为1001，再次开始循环。第五章 电路总图及原理4.1、电路总图39 可逆自动循环加减计数器总体电路见附录A 所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 11 页，共 14 页 - - - - - - - - - 12 4.2、工作原理由 555定时器产生的计数脉冲送至74LS191 的 CP 端，由于此
21、时 SR 锁存器的 Q端还没有电平，故D/ U 端相当于悬空状态，即加计数，同时，置数端的 3 置入计数器，当加过9 即加到 10时，若不自动跳为减法，则应该变成 3，而根据设计要求， 应能实现加减法的自动跳转， 此时 DCBA=1010通过非门以及双四输入与非门以后得到1 和 0，两者相与得到 0 即低电平，送置 LD端以后，将计数器置数，而且，上述的高低两个电平经过SR 锁存器以后得到的高电平刚好能够使输入端的数为9， 并且计数方式为减计数。同理，做减法减到2 时，亦能使 LD端得到低电平，同时使输入端的数为3，并且计数方式为加计数。第六章硬件电路安装、调试测试结果，出现的问题、原因及解决
22、方法在安装调试过程中，遇到了一定的问题，具体如下：1.因为加减法运算刚开始置数不一样，所以我们经过考虑，最开始用开关来控制输入端的数据以及加法或者减法计数；2.该电路运用不熟悉，导致花很长时间去寻找各种元器件；3.通电检查，通电后做加法时，数码管有反应，但显示数据不正确，怀疑是电源或接地有误，经查果然如此，经重新调整，故障排除。第七章总结设计电路的特点和方案的优缺点本方案设计电路的特点是：优点：电路设计比较简明，大部分所用知识都是根据上课时的理解，所以易于实现，并且，在加减循环部分，没有使用实验指导书上的译码器，仅由逻辑门就实现了想要的功能，不仅节省了成本，还学会了创新。名师资料总结 - -
23、-精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 14 页 - - - - - - - - - 13 缺点：由于我们的知识水平有限， 此电路的实现与设计要求有些许差距，在以后的学习过程中，我们要学习更多的专业知识，以弥补我们的缺陷。第八章收获、体会通过这次课程设计，使我收获很大；初步掌握电子电路的计算，掌握了一点数字电路的一般设计方法，具备初步的电路设计能力。同时学会了如何通过网络资源、书刊、教材及相关的专用手册等来查阅所需资料。熟悉了常用电子器件的类型和特性并初步学会了怎样合理地选用。初步掌
24、握了普通电子电路的安装、布线、调试等基本技能。提高了综合运用所学的理论知识来独立分析和解决问题的能力。进一步熟悉了电子仪器的正确使用方法。学会了如何撰写课程设计总结报告。培养自己严谨、认真的学习态度和踏实细致的工作作风。整个设计过程从一开始不知所措到上网查找资料并结合已经学到的理论知识设计电路，再到通过Multisim 仿真软件仿真，查找到设计中的错误和不足，完善电路功能，以及在恶劣的严寒天气中多次前往电子大楼购买元器件，最后焊接和安装、调试，遇到了不少的困难，但是通过老师的精心指导和自己的刻苦努力，都一一克服了，虽然结果不是完全正确，但是通过这次课程设计，在过程中我学到了很多，理解了电子电路
25、的普遍性与重要性，可谓是感触颇深，受益匪浅。参考文献1 中国集成电路大全TTL 集成电路国防工业出版社，1985 2 实用电子电路手册北京：高等教育出版社，1991 3 数字电子技术实验及课题设计北京：高等教育出版社，1995 4 魏立君， 韩华琦 .COMS4000 系列 60 种常用集成电路的应用.北京： 人民邮电出版社，1993 5 数字电子技术基础高等教育出版社，2006 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 13 页，共 14 页 - - - - - - - -
26、- 14 附录 A 原理总图附录 B 元件清单类别编号型号及参数功能及类别集成电路IC1 74LS00 四 2 输入端与非门IC2 74LS04 六反相器IC3 74LS21 双四输入与非门IC4 74LS191 同步加 / 减计数器IC5 74LS48 4 线-7 段译码器IC6 LM555CM 555 定时器电阻R1R7 300(1/2W) 碳膜电阻R8R9 200K碳膜电阻数码管LN05011AH 7 段数码管电容C1 33nF 电解电容C2 10nF 电解电容开关S1 拨码开关名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 14 页，共 14 页 - - - - - - - - -