2022年微机接口课程教案 .pdf

《2022年微机接口课程教案 .pdf》由会员分享，可在线阅读，更多相关《2022年微机接口课程教案 .pdf（15页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、名师精编优秀教案微机原理与接口技术课程教案授课方式理论课讨论课实践课习题课其他：课时安排2 学时课次1 授课题目（教学章、节或主题） ：微机接口的基本概念，功能与特点教学目的和要求（分掌握、理解、了解三个层次）：正确理解和掌握微机接口的基本概念，了解微机接口的功能与特点，初步培养和发展学生对微机接口的功能与特点的分析问题和解决问题的能力。教学重点： 微机接口的基本概念。教学难点： 微机接口的功能与特点。教学进程方法及手段引入新课 （8 分钟） ：微机接口的基本概念，及在现实中的应用。讲授新课 (37 分钟) ：微机接口的基本概念：接口的定义专门研究接口的原因接口的分类讲授新课 (45 分钟)

2、：微机接口的功能与特点： （30 分钟) 数据锁存，缓冲与驱动的功能信号转换功能接收，执行 CPU 命令的功能设备选择功能中断管理功能可编程功能接口技术的现状和发展： （10 分钟)讲授讲授板书讲授板书互动精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 15 页名师精编优秀教案课堂小结 （5 分钟）小结微机接口的基本概念，功能与特点。微机接口的学习中几个重要的方面和内容，以及它们在计算机应用中的重要性。讲授板书互动思考题、讨论题、作业：列举出目前流行的接口有多少种是常用的? 最常用的种类是哪些？教学后记：精选学习资料 - - - - -

3、 - - - - 名师归纳总结 - - - - - - -第 2 页，共 15 页名师精编优秀教案微机原理与接口技术课程教案授课方式理论课讨论课实践课习题课其他：课时安排2 学时课次2 授课题目（教学章、节或主题） ：8086/8088 微处理器教学目的和要求（分掌握、理解、了解三个层次）：掌握微处理器的一般工作原理，并了解Intel系列 CPU的典型产品及其特点；重点掌握 8086/8088 微处理器的内部结构、寄存器组织方式、存储器及输入输出方式。教学重点： 8086/8088 微处理器的内部结构、 寄存器组织方式、 存储器及输入输出方式。教学难点： 存储器的分段结构及物理地址的形成。教学

4、进程方法及手段引入第二章（ 10 分钟） ：1 介绍 Intel系列 CPU典型产品的发展历程及特点。8086 微处理器是美国 Intel公司 1978 年推出的一种高性能16 位微处理器。以它为核心的微型计算机系统其性能已达到中、高档小型计算机的水平。 与其他 16 位微处理器相比， 8086 的内部结构规模较小， 他的一个突出特点是多重处理能力， 由 8086CPU 与 8087协处理器以及 8089I/O处理器组成的多处理器系统可以大大提高数据处理和输入输出能力。8088微处理器与 8086的组成基本相同，不同之处在于：1）8086内部指令队列缓冲器为6 级，可存放 6B的指令代码；80

5、88 内部指令队列缓冲器为 4 级，可存放 4B的指令代码。 2）8086对外地数据总线为16位，8088对外地数据总线为8 位，因此 8088也称为准 16 位微处理器。80386微处理器是 Intel公司于 1985年推出的一款 32 位微处理器，采用 32 位数据总线， 32 位地址总线，直接寻址能力可达4GB 。与 8086相比，80386要复杂的多， 因为 80386 的设计考虑了软件， 特别市操作系统的需要，为它们提供硬件方面的支持80486微处理器是 Intel公司于 1989年推出的 32位微处理器。简单从结构看上 80486 相当于以 80386 为核心，增加了高速缓存（ c

6、ache）和浮点协处理器，并增加了面向多处理器的机构。但是从程序设计的角度来看，其体系结构几乎未变，可以说是80386的翻版。Pentium 系列微处理器。19932003年间 Intel公司推出了“奔腾”系列微处理器。包括： pentium （相当于 586） 、Pentium Pro （第六代产PPT 讲授精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 15 页名师精编优秀教案品） ,Pentium MMX(多媒体数据和通信 ) 、 pentium II、 pentiumIII、pentium4、 pentium M(以迅驰技术为核

7、心， 支持无线技术， 用于笔记本 )等多个系列产品。Core 2 微处理器。 2006 Intel公司发布的酷睿2 微处理器，起源于 Pentium M 微处理器框架，主要用于服务器、移动平台等。核心类型包括： Conroe、Allendale 、Merom 等。讲授新课 (30 分钟) ：1.8086 CPU 内部结构：执行单元和总线接口单元的主要功能、各组成部分负责的任务。总线接口单元基本功能： 1）从内存单元中预取指令，并将其传送到指令队列缓冲器中暂存。2）CPU执行指令时，配合执行单元从指定的内存单元或 I/O 端口中取出数据并传送给执行单元。3）把执行单元的处理结果传送到指定的内存单

8、元或I/O 端口中。执行单元基本功能： 1）从总线接口单元的指令队列缓冲器中取一个字节指令。 2）指令译码。通过译码电路分析发出相应的控制命令。3）算数逻辑运算。 4）提供寻址用的 16 位偏移地址。2、8086 CPU 寄存器组织：通用寄存器、段寄存器、地址指针和变址寄存器、指令指针和标志寄存器通用寄存器又称为数据寄存器，可作为16 位数据寄存器使用，也可作为两个 8 位数据寄存器使用，并且可独立寻址。多数情况下，这些寄存器用在算术和逻辑运算指令中，用来存放算术逻辑运算的源/ 目的操作数。在特殊的使用场合， AX又叫累加器， BX叫基址寄存器， CX又叫计数寄存器， DX叫数据寄存器。段寄存

9、器：8086CPU 将这 1MB 存储空间分成若干个逻辑段， 每个逻辑段长度 64KB 。并用 4 个 16 位的段寄存器分别存放各个段的起始地址（又称段基址）。代码段寄存器CS表示当前使用的指令代码可以从该段寄存器指定的存储器段中取得，相应的偏移值则由IP 提供。堆栈段寄存器 SS指定当前堆栈的底部地址。数据段寄存器DS指示当前程序使用的数据所存区段的最低地址。 附加段寄存器 ES则指出当前程序使用附加段地址的位置，该段一般用来存放原始数据或运算结果。PPT 讲授版书互动精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 15 页名师精编

10、优秀教案地址指针与变址寄存器，一般用来存放地址的偏移量（即相对于段起始地址的距离）。其中，SP为堆栈指针， 用以指出在堆栈段中当前栈顶的地址， BP为基址指址，用以指出要处理的数据在堆栈段中的基地址。SI 为源变址寄存器，用于存放源操作数的偏移地址。DI 为目的变址寄存器，用于存放目的操作数的偏移地址。指令指针 IP：用来存放下一条要执行指令在代码段中的偏移地址。它只有和 CS相结合，才能形成指向指令存放单元的物理地址。在程序运行中， IP 的内容由 BIU 自动修改，使它总是指向下一条要取的指令在现行代码段中的偏移地址。标志寄存器， 16 位寄存器。用来反映CPU运算的状态特征和存放某些控制

11、标志。 8086 共使用了 9 个有效位。其中 6 位是状态标志位， 3 位为控制标志位。状态标志位是当一些指令执行后，所产生数据的一些特征的表征。控制标志位则是可以由程序写入，以达到控制处理机状态或程序执行方式的表征。3、除寄存器外， 8086 CPU 其它组成单元的功能。ALU数据总线： 16 位 CPU内部数据总线。与CPU外接总线隔离。执行单元中各部件通过该总线连接到一起。数据暂存寄存器：协助ALU完成运算，暂存参加运算的数据EU控制电路：负责从BIU 的指令队列缓冲器中取指令，并对指令译码，根据指令要求向EU内部各部件发出控制命令，以完成各条指令规定的功能。指令队列缓冲器 :总线空闲

12、时， BIU 会自动地进行预取指令操作，将所取得的指令按先后次序存入一个6 字节的指令队列缓冲器，该队列缓冲器按“先进先出”的方式工作，并按顺序取到 EU中执行。操作原则：1）指令缓冲器中存满一条指令后，执行单元就立即开始执行。 2 ）队列中空了 2 个字节时，总线接口单元会自动寻找空闲的总线周期进行预取指令操作，直到填满为止。3）每当执行单元执行完一条转移、调用或返回指令后，都要清除指令队列缓冲器，并要求总线接口单元从心地地址开始取指令。总线控制逻辑电路:将 CPU的内部总线和外部总线相连，是8086CPU 与内存单元或 I/O 端口进行数据交换的必经之路。包括16 条数精选学习资料 - -

13、 - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 15 页名师精编优秀教案据总线、 20 条地址总线和若干条控制总线。4.8086/8088 存储器组织和 I/O 组织存储组织及其寻址 :存储器空间按字节地址号顺序排列， 每一字节用唯一的一个地址码标识，范围：00000H0FFFFFH。实际操作时，一个变量可以是字节、字或双字。对于字节数据，数据位数为8 位，对应的字节地址可以是偶地址 （地址的最低位 A0=0 ） ，也可以是奇地址 （A0=1） 。当存取此字节数据时，只需给出对应的实际地址即可。对于字数据，数据位数为 16 位。由连续存放的两个字节数据构成

14、。字的高8 位字节存放在高地址，字的低8 位字节存放在低地址。字数据的地址为低位字节的地址，地址为偶地址的字称为规矩字，地址为奇地址的字称为非规矩字。双字数据占用四个字节，用以存连续的两个字。双字数据的地址: 在存放低位字或高位字时，高位字位于高地址，低位字位于低地址，以最低位字节地址作为它的地址。存储器的段结构：将1MB的存储空间分成若干个逻辑段，而4 个当前逻辑的基地址设置在CPU 内的 4 个寄存器中，即代码段寄存器CS 、数据段寄存器 DS 、堆栈段寄存器SS和附加段寄存器ES 。逻辑段和段之间可以是连续的、分开的、部分重叠或完全重叠的。一个程序可使用一个逻辑段或多个逻辑段。物理地址的

15、形成： CPU 和存储器进行数据交换时实际所使用的地址。由段基值（段起始地址高16 位）和偏移地址组成。前者是由段寄存器给出；后者是指存储单元所在的位置离段起始地址的偏移距离。8086/8088 的 I/O 组织：利用地址总线的低16 位对 I/O 端口寻址，可访问的 8 位 I/O 端口最多 64K个。两个编号相邻的8 位端口可以组合成一个 16 位的端口。课堂小结 （5 分钟）小结 8086/8088 微处理器的内部结构、寄存器组织方式、存储器及输入输出方式、存储器的分段结构及物理地址的形成PPT 讲授互动精选学习资料 - - - - - - - - - 名师归纳总结 - - - - -

16、- -第 6 页，共 15 页名师精编优秀教案思考题、讨论题、作业：8086/8088CPU由哪几个部件构成？简述各部件的功能。教学后记：授课方式理论课讨论课实践课习题课其他：课时安排2 学时课次3 授课题目（教学章、节或主题） ：8086/8088 微处理器教学目的和要求（分掌握、理解、了解三个层次）：掌握 8086/8088 微处理器的引脚功能；掌握读周期时序、写周期时序、中断响应周期、 I/O 总线周期空闲周期这几种典型时序；了解最大最下模式下的基本配置。教学重点： 8086/8088 微处理器的引脚功能、内部时序。教学难点： 8086/8088 微处理器的五种典型时序。教学进程方法及手

17、段讲授新课（ 40 分钟） ：1、8086 CPU引脚功能。地址/ 数据复用总线AD0AD15:分时复用的地址 / 数据总线，具有双向、 三态功能。用于输出低 16 位地址 A0A15和输入 / 输出数据 D0D15 。T1：输出要访问的低 16 位地址 A0A15 。其他时钟周期： 读周期时处于悬浮（高阻）状态；写周期时传送数据。地址/ 状态复用总线 A19/S6A16/S3:分时复用的地址 / 状态线，输出、三态。 T1：输出访问存储器的20 位物理地址的最高4 位地址（A19A16 ） ，与 AD15AD0 一起构成访问存储器的20 位物理地址。 当 CPU访问 I/O 端口时， A19

18、A16保持为“ 0”。其他：输出状态信息。 S6为 0，用来指示 8086CPU 当前正与总线相连； S5状态用来指示中断允许标志位IF 的当前设置； S4、S3组合指示 CPU 当前正在使用哪个段寄存器。高8 位 数 据 总 线 允 许 / 状 态 复 用 引 脚 ,BHE/S7 （ Bus High Enable/Status） ： 三态输出，低电平有效，T1时表示总线高 8 位 AD15AD8上的数据有效。若 =1，表示仅在数据总线AD7AD0 上传送数据。读 / 写存PPT 讲授版书互动精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页

19、，共 15 页名师精编优秀教案储器或 I/O 端口以及中断响应时，用作选体信号，与最低位地址码A0配合，表示当前总线使用情况。S7用来输出状态信息，暂作备用。读信号 RD （Read ） ：三态、输出。当低电平有效时，表示当前CPU正在对存储器或 IO 端口进行读操作。写信号 WR （Write ） ：三态、输出。当低电平有效时，表示当前CPU正在对存储器或 I/O 端口进行写操作。存储器或 I/O 端口选择控制信号M/IO（Memory/Input Ouput ） ：三态输出。高电平表示当前CPU正在访问存储器；低电平表示CPU当前正在访问 I/O 端口。一般在前一个总线周期的T时有效，然后

20、在此新的总线周期中，一直保持有效电平，直至T为止。在 DMA 方式时，被悬空为高阻状态。准备就绪信号 READY ：输入，高电平有效。 READY=1 时，表示 CPU 访问的存储器或 I/O 端口已准备好传送数据，马上可以进行读写操作。可屏蔽中断请求信号INTR （Interrupt Request） ：输入，电平触发，高电平有效。当INTR=1时，表示外设向CPU 发出中断请求， CPU 在每个指令周期的最后一个T 状态去采样该信号， 若 INTR=1且 IF=1 时，则 CPU就会在结束当前指令后去响应中断，转去执行中断服务程序中断响应信号 INTA（Interrupt Acknowle

21、dge） ：输出，低电平有效。表示 CPU响应了外设发来的INTR信号。在中断响应周期的T、T、T内为低电平，通知外设端口可向数据总线上放置中断类型号。不可屏蔽中断请求信号NMI （NO-Maskable Interrupt） ：输入，上升沿触发。此请求不受IF 状态的影响，也不能用软件屏蔽。测试信号 TEST ：输入，低电平有效。与 WAIT指令配合，用于多处理器系统中，实现 8086CPU 与协处理器间的同步协调功能。复位信号 RESET ：输入，高电平有效。 RESET 信号至少要保持4 个时钟周期。CPU 检测到 RESET 为高电平信号后， 停止进行操作， 并将标志寄存器、段寄存器、

22、指令指针IP 和指令队列等复位到初始状态。CPU复位后，从 FFFF0H单元开始读取指令。地址锁存允许信号ALE （Address Latch Enable） ：输出，高电平有效。在任何一个总线周期的T时钟 ALE端产生正脉冲， 利用它的下降沿将地址信息锁存，达到地址信息与数据信息复用分时传送的目的。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 15 页名师精编优秀教案数据发送 / 接收控制信号DT/R（Data Transmit/Receive） ：三态输出。在最小模式系统中用来控制8286/8287 的数据传送方向。当 =1 时，

23、则进行数据发送，即完成写操作；当=0 时，则进行数据接收，即完成读操作。数据允许信号 DEN （Data ENable） ：三态输出，低电平有效。在最小模式系统中，用作数据收发器8286/8287 的选通控制信号。在DMA 方式时，为悬空状态。总线请求信号 HOLD （Hold Request） ：输入，高电平有效。通常我们把具有对总线控制能力的部件称为主控设备，当另一个主控设备需要总线控制权时，就向CPU 的 HOLD 引脚送出一个高电平的请求信号。总线请求响应信号HLDA （Hold Acknowledge ） ：输出，高电平有效。HLDA 输出高电平有效时，表示CPU已响应其他部件的总线

24、请求，通知提出请求的设备可以使用总线。工作方式选择信号MN/MX （Minimun/Maximun） ：输入。低电平表示CPU 工作在最小方式系统；高电平表示CPU 工作在最大方式系统。主时钟信号 CLK （Clock） ：输入。CLK时钟输入端为微处理器提供基本的定时脉冲，通常与8284 时钟发生器的时钟输出端CLK相连。时钟引脚 CLK要求输入一个符合处理机芯片工作频率要求的时钟，这个时钟表最好具有 33% 的占空度，使处理器内获得一个最佳的工作定时。电源线 Vcc 和地线 GND: 8086 只需单一的 +5V电源，由 Vcc 端输入，GND 是接地端。2、最大模式下的有关引脚功能总线周

25、期状态信号S2、S1、S0（Bus Cycle Status） ：三态输出。在最大方式系统中，它用来作为总线控制器8288 的输入，经译码后产生17 个控制信号。此外，最大模式时锁存地址所需的ALE ，控制数据收器用的和 DT/信号也由 8288提供。总线请求信号输入 / 总线请求允许信号输出RQ/GT0 和 RQ/GT1 ： 双向、低电平有效。用来协调8086CPU与外部处理机对局部总线使用权的，且总是与协处理机8087 和 I/O 处理机 8089 的相应端 RQ/GT连接在一起。当某个外部处理机要占用总线时，就从 RQ/GT 引脚向 8086输出一个负脉冲，提出使用总线的申请。精选学习资

26、料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页，共 15 页名师精编优秀教案总线封锁信号 LOCK ：三态输出，低电平有效。有效时，表示CPU 不允许其他总线控制器占用总线。 信号是由软件设置的， 为了保证 8086CPU在一条指令的执行中，总线使用权不会为其他主设备所打断。如果在某一条指令的前面加一个LOCK 前缀，这条指令执行时，就会使CPU 产生一个 LOCK 信号，直到这条指令结束为止，即它只在一条指令执行的周期内有效。指令队列状态QS1 、QS0 （Instruction Queue Status） ：输出。作为指令队列状态的标志，当808

27、6 的 EU在指令队列中取指令时，队列中的变化情况就以这两个输出位的状态编码表示出来，以便于外部其他处理机对 8086 内部指令队列进行跟踪。3、最小模式和最大模式下的基本配置，要给学生讲解配置中涉及的芯片时钟发生器8284A 、地址锁存器 8282、总线收发器 8086 三个芯片的引脚图、主要功能及工作原理最小模式是指系统中只有一个8086CPU ，在这种系统中， 8086CPU 直接产生所有的总线控制信号。引脚 MN/MX 接+5V电源时， 8086/8088CPU工作方式为最小模式。一种典型的最小模式系统的基本配置， 除了 8086/8088CPU外， 还包括 8284A时钟发生器，三片

28、8282 及两片 8286 总线收发器。最大模式，是指系统中常含有两个或多个微处理器，其中一个为主处理器 8086CPU ，其他的处理器称为协处理器。在最大模式工作时， 控制信号是通过 8288 总线控制器提供的。引脚 MN/MX 接地时，8086/8088 工作方式为最大模式。 该模式下需要增加总线控制器 8288。8288将 CPU 的状态信号转换成总线命令及控制信号以及控制 8282 锁存器、8286 总线收发器以及优先级中断控制器8259A的总线控制信号。3、时钟周期、总线周期与指令周期的区别与联系时钟周期： CPU 的操作是在单向时钟脉冲CLK的统一控制下进行的。若 8086CPU

29、的时钟频率为 5MHz ，则时钟周期（或T状态）为 200ns。总线周期：CPU通过总线与外部逻辑（存储器或外部设备）进行一次访问所需要的时间， 8086的基本总线周线是由四个时钟周期（T1T4 ）精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 15 页名师精编优秀教案组成指令周期： CPU执行一条指令需要的时间， 称为一个指令周期。 一个指令周期是由若干个总线周期（或机器周期）所组成。4、8086/8088 读周期时序T1周期：A19/S6A16/S3和 AD15AD0 构成 20 位地址。在 T1状态的后半部，利用ALE 的下降沿

30、将地址信息锁入8282 地址锁存器中。 M/IO与 DT/R则在一个总线周期结束前就变得有效，BHE/S7端输出低电平， 用它作为奇存储体的选择信号。T2 周期：输出状态信息S7S3 ，直到读周期结束。 AD0AD15 悬浮高阻状态。 在 T2中央时刻，DEN 有效， 使数据能从总线通过数据收发器8286，同时， CPU 发出读信号 RD ，将总线上的数据读入到CPU 。T3周期： CPU 继续提供状态信息和数据，并且继续维持RD 、M/IO 及DT/R、DEN 信号为有效电平。若存储器或I/O 端口存取数据较慢， CPU 在T3 时钟检测 READY 引脚为低电平，则需要在T3 和 T4 间

31、插入一个或几个TW 状态。T4周期：T4 和前一个状态交界的下降沿处，将数据总线上出现的稳定数据送入 CPU 中。总线周期在 T4状态中结束，故其他各控制信号和状态信号也进入无效状态。5、8086/8088 写周期时序写周期时序由4 个状态周期组成，与读周期类似。不同的是写入存储器的数据是在 T2时钟状态中放至数据总线上的，原因在于 CPU 不需要将地址 / 数据复用总线由输出变为输入方式。6. 中断响应周期8086 要求中断请求信号INTR 是一个高电平信号，而且必须维持2个时钟周期的宽度。 另外，8086CPU 还有软件中断和非屏蔽NMI中断，并不从外部设备读取中断类型号。7、I/O 总线

32、周期CPU与外设通信与CPU与存储器通信的时序几乎完全相同，不同的是：1）M/IO 线在规定的 4 个 T 周期内将呈低电平； 2）由于输入输出设备的寻址空间为 64 看，所以高 4 位地址线的输出为“ 0”8、空闲周期8086 只有在 CPU与存储器或外设传送指令或操作数时，才执行上述的有关总线周期。 若 CPU 不执行总线周期， 则总线接口执行空闲周期 （即一系列的 T1状态） 。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 11 页，共 15 页名师精编优秀教案课堂小结 （5 分钟）小结 8086/8088 微处理器的引脚功能、 内部时序。

33、8086/8088 微处理器的五种典型时序PPT 讲授互动思考题、讨论题、作业：1、8086/8088 的两种工作模式各有何特点？2试简述 80386的总线周期和内部时序的特点？3试简述 80386有哪些工作模式？各自的特点是什么？4相对 80486，Pentium 处理器采用了哪些新技术？教学后记：授课方式理论课讨论课实践课习题课其他：课时安排2 学时课次4 授课题目（教学章、节或主题） ：第三章地址译码技术及存储器接口，第一节I/O 端口；第二节 I/O 端口地址译码教学目的和要求（分掌握、理解、了解三个层次）：掌握 I/O 端口的概念及端口地址的编址方式; 掌握访问 I/O 端口的指令

34、; 掌握固定式端口地址译码、开关式可选端口地址译码的实现方法。重点掌握地址译码的原则和端口地址范围的计算方法。教学重点： I/O 端口的概念及端口地址的编址方式、固定式端口地址译码、开关式可选端口地址译码的实现方法。教学难点： 地址译码的原则和端口地址范围的计算方法。教学进程方法及手段引入第三章（ 10）为什么要研究端口地址译码和端口读写技术讲授新课（ 30 分钟） ：1. I/O 端口概述微处理器 CPU 与 I/O 设备直接通信的地址。 实际应用中， 通常把 I/OPPT 讲授PPT 讲授版书互动精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第

35、12 页，共 15 页名师精编优秀教案接口电路中能被 CPU 直接访问的寄存器或某些特定器件称为端口。2、I/O 端口的两种编址方式统一编址： 从存储空间划出一部分地址空间给I/O 设备，把 I/O 接口中的端口当作存储器单元一样进行访问，不设置专门的I/O 指令。与地址线结合，形成一个独立的I/O 空间。优点：使用访问存储器的指令，指令类型多，功能齐全；给端口有较大的编址空间。缺点：端口占用了存储器的地址空间，使存储器容量减小；指令长度比专门I/O 指令要长，因而执行时间较长。独立编址： 微处理器设置专门的输入/ 输出指令来访问端口，产生专用访问检测信号，与地址线结合，形成一个独立的I/O

36、空间。优点：（1）输入/ 输出指令和访问存储器的指令有明显的区别，可使程序编制清晰，便于理解。（2）使用专门的控制信号。缺点是：输入/ 输出指令类型少，一般只能对端口进行传送操作。3、 I/O 端口访问指令， 该部分需通过程序示例为学生讲解下列内容：1）8086/8088 如何如何采用 I/O 端口与累加器传送数据；2）80286 和 80386 I/O 端口如何直接与 RAM 之间的传送数据；3）C语言中的端口读 / 写函数；4）运行于 Windows 9X环境下的 VC(Visual C+) 程序；5）Win2K下 VC+ 与 VB 。4、I/O 地址分配。讲解该部分内容时应使同学了解系统

37、主板上I/O 接口芯片的端口地址、I/O 扩展槽上接口控制卡地端口地址。5、选 I/O 端口地址时注意问题（1）凡是已被系统配置所占用的地址一律不能使用。（2）原则上讲，未被占用的地址用户可以使用，但对计算机厂家申明保留的地址，不要使用，否则，会发生I/O 端口地址重叠和冲突造成你开发的产品与系统不兼容而失去使用价值。（3）一般用户可使用30031FH地址。在用户可用的I/O 地址范围内，为了避免与其他用户开发的插板发生地址冲突，最好采用地址开关。6、I/O 端口地址译码方法精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 13 页，共 15 页名师

38、精编优秀教案I/O 端口地址译码的方法，通常是由地址信号和控制信号的不同组合来选择端口地址。一般把地址信号分为两部分：1）高位地址线与CPU或总线的控制信号组合，经过译码电路产生一个片选信号去选择某个I/O 接口芯片，从而实现接口芯片的片间寻址；2）低位地址线直接连到I/O 接口芯片，经过接口芯片内部的地址译码电路来选择该接口电路的某个寄存器端口，即实现接口芯片的片内寻址。7、固定式端口地址译码所谓固定译码 是指接口中用到的端口地址不能更改。一般接口卡中大部分都采用固定式译码。1）用门电路进行端口地址译码。2）用译码器进行端口地址译码8、开关式可选端口地址译码使用开关式端口地址译码的优点：适应

39、不同的地址分配方法便于系统以后的扩充。 电路结构形式： 1）用比较器和地址开关进行地址译码。2）使用跳线的可选式译码电路课堂小结 （5 分钟）小结 I/O 端口的概念及端口地址的编址方式、固定式端口地址译码、开关式可选端口地址译码的实现方法。PPT 讲授版书互动思考题、讨论题、作业：1 . 试比较两种端口地址编址方式各自的有缺点。2试用比较器和地址开关设计8 个读写端口地址的译码电路，要求在A9=1、AEN=0 时译码有效。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 14 页，共 15 页名师精编优秀教案教学后记：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 15 页，共 15 页