《2022年阵列除法器设计与实现 .pdf》由会员分享，可在线阅读，更多相关《2022年阵列除法器设计与实现 .pdf（20页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、课 程 设 计 报 告课程设计名称：计算机组成原理课程设计课程设计题目：阵列除法器设计与实现院（系）：专业：班级：学号：姓名：指导教师：完成日期：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 1-目录第 1 章总体设计方案 . 11.1 设计原理 . 11.2 设计思路 . 31.3设计环境 . 3第 2 章详细设计方案 . 52.1顶层方案图的设计与实现 . 52.1.1创建顶层图形设计文件
2、 . 52.1.2器件的选择与引脚锁定 . 52.1.3编译、综合、适配 . 62.2功能模块的设计与实现 . 72.2.1 取补模块的设计与实现 . 72.2.2选择器模块的设计与实现 . 92.2.3 乘数补码移位寄存器模块的设计与实现 . 错误！未定义书签。2.2.4 部分积移位寄存器模块的设计与实现 . 错误！未定义书签。2.2.5加法器模块的设计与实现 . 错误！未定义书签。2.3仿真调试 . 11第 3 章编程下载与硬件测试 . 133.1 编程下载 . 133.2硬件测试及结果分析 . 13参考文献 . 14附录（电路原理图） . 16名师资料总结 - - -精品资料欢迎下载 -
3、 - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 1-第 1 章总体设计方案1.1 设计原理在原码除法中，原码除法符号位是单独处理的，商符由两数符号位进行异或运算求得，商值由两数绝对值相除求得。原码除法中由于对余数的处理不同，又可分为恢复余数法和不恢复余数法（加减交替法）。 在机器操作中通常采用加减交替法，因为加减交替法机器除法时间短，操作规则。加减交替法的运算规则如下：（1）当余数为正时，上商1，余数左移一位后减去除数得下一位余数。（2）
4、当余数为负时，上商0，余数左移一位后加上除数得下一位余数。阵列除法器是一种并行运算部件，采用大规模集成电路制造， 与早期的串行除法器相比，阵列除法器不仅所需的控制线路少，而且能提供令人满意的高速运算速度。阵列除法器有多种形式， 如不恢复余数阵列除法器、 补码阵列除法器等等。本实验设计的是加减交替阵列除法器。本实验利用的细胞单元是一个可控加法/ 减法 CAS 单元，利用它组成的流水阵列来实现四位小数的除法。CAS单元有四个输入端、四个输出端。其中有一个控制输入端 P，当 P=0时，CAS 作加法运算；当 P=1时，CAS作减法运算。逻辑结构图如图 1.1 所示。名师资料总结 - - -精品资料欢
5、迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 2-图 1.1 可控加法 /减法（ CAS）单元逻辑结构图CAS单元的输入与输出的关系可用如下逻辑方程来表示：Si=Ai （BiP）Ci Ci+1=(Ai+Ci)(BiP)+AiCi 当 P=0时，CAS单元就是一个全加器，如下：Si=Ai BiCi Ci+1=AiBi+BiCi+AiCi 当 P=1时，则得求差公式：Si=Ai BiCi Ci+1=AiBi+BiCi+AiCi 其
6、中有 Bi=Bi 1 在减法中，输入称为借位输入，而称为借位输出。不恢复余数法的除法即加减交替法。在不恢复余数的除法阵列中，若前一行输出的符号与被除数的符号是一致的则这一行执行加法，如果不一致则这一行执行减名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 3-法。当出现不够减时，部分余数相对被除数来说要改变符号。这时应该产生一个商位“ 0” ，除数首先沿对角线右移，然后加到下一行的部分余数上，当部
7、分余数不改变它的符号时，即产生商位“1” ，下一行的操作应该是减法。本实验就是要求用加减交替法设计阵列除法器。如下图1.2 所示的就是用加减交替法设计的阵列除法器， 图中每一个方框代表一个CAS单元， 除数为 Y0Y1Y2Y3Y4 ；被除数为 X0X1X2X3X4 。其中 X0和 Y0是被除数和除数的符号位，均为零，商的符号恒为零，商为 0.S1S2S3S4 ，余数为 0.000YU1YU2YU3YU4YU5。被除数由顶部一行和最右边的对角线上的垂直输入线来提供，除数沿对角线方向进入阵列。由控制信号 P来决定此行作加法还是除法，当P=0时，CAS作加法运算；当 P=1时，CAS作减法运算。1.
8、2 设计思路在本实验中要求输入得除数和被除数数据位均为四位，并用加减交替法来设计这个阵列除法器。 这个可以用 CAS 单元所组成的流水阵列来实现， 四位数据位加上一个符号位，一个五位除五位的加减交替除法阵列由55 个 CAS单元组成，其中两个操作数均为正。流水逻辑框图如上图1.2 所示1.3 设计环境（1）硬件环境?伟福 COP2000 型计算机组成原理实验仪COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成。实验平台上有寄存器组R0-R3、运算单元、累加器等组成。COP2000计算机组成原理实验系统各单元部件都以计算机结构模型布局，系统在实验时即使不借助 PC 机，也
9、可实时监控数据流状态及正确与否, 实验系统的软硬件对用户的实验设计具有完全的开放特性，系统提供了微程序控制器和组合逻辑控制器两种控制器方式， 系统还支持手动方式、 联机方式、模拟方式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。?COP2000 集成调试软件名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 4-COP2000 集成开发环境是为COP2000 实验仪与 PC 机
10、相连进行高层次实验的配套软件，它通过实验仪的串行接口和PC 机的串行接口相连，提供汇编、反汇编、编辑、修改指令、文件传送、调试 FPGA 实验等功能，该软件在 Windows下运行。（2）EDA 环境?Xilinx foundation f3.1 设计软件Xilinx foundation f3.1 是 Xilinx 公司的可编程期间开发工具，该平台功能强大，主要用于百万逻辑门设计。该系统由设计入口工具、设计实现工具、设计验证工具三大部分组成。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - -
11、- 第 6 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 5-第 2 章详细设计方案2.1 顶层方案图的设计与实现顶层方案图实现阵列除法器的逻辑功能，实验要求采用原理图设计输入方式完成，电路实现基于XCV200 可编程逻辑芯片。在完成原理图的功能设计后，把输入以及输出信号安排到XCV200 指定的引脚上去，实现芯片的引脚锁定。2.1.1创建顶层图形设计文件顶层设计采用了原理图设计输入方式，图形文件是由25 个 CAS 模块组装而成的一个完整的设计实体。可利用Xilinx foundation f3.1 ECS模块实现顶层图形文件的设计，顶层图形文件结构如
12、图2.1 所示。图 2.1 阵列除法器的顶层设计2.1.2器件的选择与引脚锁定（1）器件的选择由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xilinx XCV200 可编程逻辑芯片。（2）引脚锁定把顶层图形文件中的所有输入、输出信号对应到Xilinx XCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及Xilinx XCV200芯片引脚对应关系如表 2.1 所示：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，
13、共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 6-表 2.1 信号和芯片引脚对应关系图形文件中的输入/输出信号XCV200 芯片引脚信号P P63 X0 P79 X1 P80 X2 P81 X3 P82 X4 P84 Y0 P94 Y1 P95 Y2 P96 Y3 P97 Y4 P100 S0 P78 S1 P93 S2 P99 S3 P107 S4 P108 YU0 P147 YU1 P152 YU2 P178 YU3 P184 YU4 P185 2.1.3编译、综合、适配利用 Xilinx foundation f3.1 的原理图编辑器对顶层图形文件进行
14、编译，并最终生成网络表文件，利用设计实现工具经综合、优化、适配，生成可供时序仿真名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 7-的文件和器件下载编程文件。2.2 功能模块的设计与实现阵列除法器的底层设计包括25个 CAS 模块，这个 CAS 模块由 2 个或门、 4 个与门和 3 个异或门逻辑组合而成。2.2.1细胞模块的设计与实现（1） 创建细胞模块设计原理图。细胞模块原理结构图如图2.2
15、 所示。图 2.2 细胞块逻辑框图（2）创建元件图形符号为了能在图形编辑器中调用CAS 芯片需要把它封装，可利 Xilinx foundation f3.1 编译器中的如下步骤实现： Tools=Symbol Wizard=下一步。其中 XIN 、 YIN 、PIN、CIN 为四个输入信号， YUOUT 、YOUT 、POUT、COUT 为四个输出信号。用其元件图形符号如图2.3 所示：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 20 页 - - - - - - -
16、- - 沈阳航空航天大学课程设计报告- 8-图 2.3 细胞元件图形符号（3）功能仿真对创建的取补模块进行功能仿真，验证其功能的正确性，可用Xilinx foundation f3.1 编译器的 Simulator 模块实现。仿真结果如图2.4 所示：图 2.4 细胞模块仿真结果表 2.2 细胞模块真值表输入信号输出信号XIN YIN PIN CIN YUOUT YOUT POUT COUT 1 1 1 1 0 1 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 1 1 1 1 0
17、1 1 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 1 1 0 0 0 1 0 1 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 9-0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 将仿真结果与细胞模块的输入、输出信号真值表相对比可知，细胞模块的仿真结果正确。2.2.2除法器模块的设计与实现（1）创建除法器模块设计原理图。除法器模块原理结构如图
18、2.5 所示：图 2.5 除法器原理模块框图（2）创建元件图形符号为了能在图形编辑器中调用YANG芯片, 需要为除法器模块创建一个元件图形符号，可利 Xilinx foundation f3.1 编译器中的如下步骤实现：Tools=Symbol Wizard=下一步。其元件图形符号如图2.6 所示：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 11 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 10-图 2.6 选择器元件图形符号（3）功能仿
19、真对除法器模块进行功能仿真，验证其功能的正确性，可用Xilinx foundation f3.1 编译器的 Simulator 模块实现。仿真结果如图2.7 所示：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 11-图 2.7 除法器模块仿真结果图（3）功能仿真对创建的乘数补码移位寄存器模块进行功能仿真，验证其功能的正确性，可用 Xilinx foundation f3.1 编译器的 Sim
20、ulator 模块实现。仿真结果如图2.10 所示：2.3 仿真调试仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。（1）建立仿真波形文件及仿真信号选择功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数如表2. 3所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 13 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 12-输入信号输出信号X0
21、0 Y0 0 S0 0 YU0 0 X1 1 Y1 1 S1 1 YU1 0 X2 0 Y2 1 S2 1 YU2 1 X3 1 Y3 0 S3 0 YU3 1 X4 1 Y4 1 S4 1 YU4 1 P 1 X0 0 Y0 0 S0 0 YU0 1 X1 1 Y1 1 S1 1 YU1 1 X2 1 Y2 0 S2 0 YU2 0 X3 1 Y3 1 S3 0 YU3 0 X4 0 Y4 1 S4 1 YU4 1 P 1 表 2.3 仿真信号相关参数表（2）功能仿真结果与分析仿真结果分别如图2.7 所示,仿真数据结果如表2.3 所示。对比图 2.7 和表 2.3，多组功能仿真结果均正确，进
22、而说明此电路设计的正确性。)(a名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 14 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 13-第 3 章编程下载与硬件测试3.1 编程下载利用 COP2000仿真软件的编程下载功能，将得到.bit 文件下载到 XCV200 实验板的 XCV200 可编程逻辑芯片中。3.2 硬件测试及结果分析利用XCV200 实验板进行硬件功能测试。阵列除法器的输入数据通过XCV200 实验板的输入开关实现， 输出数据
23、通过 XCV200 实验板的 LED 指示灯实现，其对应关系如表3.1 所示。表 3.1 XCV200 实验板信号对应关系XCV200 芯片引脚信号XCV200 实验板P94 K0：7 P95 K0：6 P96 K0：5 P97 K0：4 P100 K0：3 P79 K1：7 P80 K1：6 P81 K1：5 P82 K1：4 P84 K1：3 P78 B7 P93 B6 P99 B5 P107 B4 P108 B3 P147 A7 P152 A6 P178 A5 P184 A4 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - -
24、 名师精心整理 - - - - - - - 第 15 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 14-P185 A3 利用表2.3 中的第一组输入参数作为输入数据，逐个测试输出结果，即用XCV200 实验板的开关K0、K1 及 K2 控制数据输入，同时观察数码显示管和发光二极管显示结果，得到如图3.1 所示的硬件测试结果。比较表 2.3 和图 3.1 的内容，可知硬件测试结果是正确的，说明电路设计完全正确参考文献1 曹昕燕 .EDA技术实验与课程设计 M . 北京：清华大学出版社， 2006 2 范延滨 . 微型计算机系统原理、 接口与 EDA设计技
25、术 M. 北京：北京邮电大学出版社， 2006 3 王爱英 . 计算机组成与结构 ( 第三版 )M. 北京：清华大学出版社，2006 4 白中英 . 计算机组成原理（第四版）M. 北京：科学出版社， 2009 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 16 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 15-5 唐朔飞 . 计算机组成原理 ( 第二版 )M. 北京：高等教育出版社， 2008 6 江国强 .EAD技术习题与实验 M. 北京
26、：电子工业出版社， 2005名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 17 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 16-附录（电路原理图）名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 18 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 17-名师资料总结 - - -精品资料欢迎下
27、载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 19 页，共 20 页 - - - - - - - - - 沈阳航空航天大学课程设计报告- 18-课程设计总结：本次课程设计，我受益匪浅。当拿到课设题目后，我烦了想当然的错误，乐观的认为，题目很简单，原理很简单。但在具体实行时却遇到许多困难， 对 Xilinx foundation f3.1 设计软件的陌生更加阻碍着我的进程。于是，我决定塌下心来好好研究原理及软件的运用。 用了一天的时间将软件中的自带芯片的功能查询了一遍，基本找到需要的芯片。之后，又学习了对电路封装的方法，
28、再后来就能灵活的操作该软件，这对整个电路的设计很有帮助。 随后开始将各个部件连接到一起，这里也充满学问，不是单单的组合在一起，而是要综合考虑整体电路的节拍，以保证各个部件有序工作。没有找到现成的三选一芯片，我只好自己设计。设计的过程还真是痛苦，头脑中不断出现想法，但有一个个被现实否定，只能另寻方法。不过，功夫不负有心人。终于，我的想法终于在现实中实现了， 就这样我完成了三选一芯片的设计，那时的我有一种释然的感觉，不过，我知道这只是一小步，要想最终完成还有很长的路要走，所以要继续努力。在课设期间， 我老师和同学都给予我很大的帮助，老师们总是不厌其烦的为我解决疑惑，同学们总是在我要放弃时鼓励我，这些都使我的课设顺利完成，在这里我要衷心说声谢谢，这份珍贵的经历，我会永远记在心中。指导教师评语：指导教师 (签字) ：年月日课程设计成绩名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 20 页，共 20 页 - - - - - - - - -