《2022年差分信号PCB规则 .pdf》由会员分享，可在线阅读，更多相关《2022年差分信号PCB规则 .pdf（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、什么是差分信号？一个差分信号是用一个数值来表示两个物理量之间的差异。从严格意义上来讲，所有电压信号都是差分的，因为一个电压只能是相对于另一个电压而言的。在某些系统里， 系统地被用作电压基准点。当地当作电压测量基准时，这种信号规划被称之为单端的。我们使用该术语是因为信号是用单个导体上的电压来表示的。另一方面，一个差分信号作用在两个导体上。信号值是两个导体间的电压差。尽管不是非常必要， 这两个电压的平均值还是会经常保持一致。我们用一个方法对差分信号做一下比喻， 差分信号就好比是跷跷板上的两个人，当一个人被跷上去的时候，另一个人被跷下来了 - 但是他们的平均位置是不变的。继续跷跷板的类推，正值可以表
2、示左边的人比右边的人高，而负值表示右边的人比左边的人高。0 表示两个人都是同一水平。图 1 用跷跷板表示的差分信号应用到电学上， 这两个跷跷板用一对标识为V+ 和 V-的导线来表示。 当 V+V- 时，信号定义成正极信号，当V+V- 时，信号定义成负极信号。图 2 差分信号波形和单端等价图 2 差分对围绕摆动的平均电压设置成2.5V 。当该对的每个信号都限制成0-5V 振幅时，偏移该差分对会提供一个信号摆动的最大范围。当用单一5V 电源操作时，经常就会出现这种情况。当不采用单端信号而采取差分信号方案时，我们用一对导线来替代单根导线，增加了任何相关接口电路的复杂性。那么差分信号提供了什么样的有形
3、益处，才能证明复杂性和成本的增加是值得的呢？差分信号的第一个好处是，因为你在控制基准 电压，所以能够很容易地识别小信号。在一个地做基准，单端信号方案的系统里，测量信号的精确值依赖系统内地的一致性。信号源和信号接收器距离越远，他们局部地的电压值之间有差异的可能性就越大。从差分信号恢复的信号值在很大程度上与地的精确值无关，而在某一范围内。差分信号的第二个主要好处是，它对外部电磁干扰（EMI）是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既然电压差异决定信号值，这样将忽视在两个名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - -
4、 - 名师精心整理 - - - - - - - 第 1 页，共 8 页 - - - - - - - - - 导体上出现的任何同样干扰。除了对干扰不大灵敏外，差分信号比单端信号生成的EMI 还要少。差分信号提供的第三个好处是，在一个单电源系统， 能够从容精确地处理双极 信号。为了处理单端， 单电源系统的双极信号，我们必须在地和电源干线之间某任意电压处（通常是中点） 建立一个虚地。 用高于虚地的电压来表示正极信号，低于虚地的电压来表示负极信号。接下来，必须把虚地正确地分布到整个系统里。而对于差分信号， 不需要这样一个虚地，这就使我们处理和传播双极信号有一个高* 真度，而无须依赖虚地的稳定性。低压差
5、分传送技术是基于低压差分信号(Low Volt-agc Differential signaling)的传送技术，从一个电路板系统内的高速信号传送到不同电路系统之间的快速数据传送都可以应用低压差分传送技术来实现，其应用正变得越来越重要。低压差分信号相对于单端的传送具有较高的噪声抑制功能， 其较低的电压摆幅允许差分对线具有较高的数据传输速率，消耗较小的功率以及产生更低的电磁辐射。LVDS：Low Voltage Differential Signaling，低电压差分信号。LVDS 传输支持速率一般在155Mbps （大约为 77MHZ ）以上。LVDS 是一种低摆幅的差分信号技术，它使得信号能
6、在差分PCB线对或平衡电缆上以几百Mbps 的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。差分信号抗噪特性从差分信号传输线路上可以看出，若是理想状况，线路没有干扰时，在发送侧，可以形象理解为：IN= IN+ IN- 在接收侧，可以理解为：IN+ IN- =OUT 所以：OUT = IN 在实际线路传输中，线路存在干扰，并且同时出现在差分线对上，在发送侧，仍然是：IN = IN+ IN- 线路传输干扰同时存在于差分对上，假设干扰为q，则接收则：(IN+ + q) (IN- + q) = IN+ IN- = OUT 所以：OUT = IN 噪声被抑止掉。上述可以形象理解差分方式抑止噪声
7、的能力。差分信号布线一般来说，按照阻抗设计规则进行差分信号布线，就可以确保LVDS 信号质量。在实际布线当中， LVDS 差分信号布线应遵循以下几点：1. 差分对应该尽可能地短、走直线、减少布线中的过孔数，差分对内的信号线间距必须保持一致；避免差分对布线太长，出现太多的拐弯。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 8 页 - - - - - - - - - 2. 差分对与差分对之间应该保证10 倍以上的差分对间距，减少线间串扰。必要时，在差分对之间放置隔离用的接地
8、过孔。3. LVDS 差分信号信号不可以跨平面分割。尽管两根差分信号互为回流路径，跨分割不会割断信号的回流，但是跨分割部分的传输线会因为缺少参考平面而导致阻抗的不连续。4. 尽量避免使用层间差分信号。在PCB 板的实际加工过程中，由于层叠之间的层压对准精度大大低于同层蚀刻精度，以及层压过程中的介质流失，层间差分信号不能保证差分线之间间距等于介质厚度，因此会造成层间差分对的差分阻抗变化。因此建议尽量使用同层内的差分。5. 在阻抗设计时，尽量设计成紧耦合方式（即差分对线间距小于或等于线宽），差分对与差分对之间。LVDS 板级系统级设计其他建议（LVDS 低压差分， 2 V）1. 布线A) 设置合适
9、的PCB 层叠结构，确保其他电平信号与LVDS 信号的隔离。可能的话将高速的 TTL/CMOS 等信号与LVDS 布线在不同的信号层上，并且用电源和地层隔离开来。B) 差分信号对布线应该尽可能短、信号离开 LVDS器件管脚之后应该尽可能靠近布线、信号线之间的间距应该保持一致。C) 差分信号对布线的长度应该保持一致。D) 高速差分信号对上最多使用一对过孔。E) 采用 45 度拐弯，不能使用90 度拐弯。2. 匹配A) 终端匹配对LVDS 器件来说主要是指差分阻抗的匹配。B) 在接收端的差分信号之间匹配一个100 左右的电阻。C) 如果采用外接匹配的话，最好采用表贴无引线的厚膜电阻，封装形式为 0
10、603 和 0805 。D) 匹配电阻应该尽可能地靠近接收器。3. 芯片的去耦和旁路A) 关于芯片的去耦或者旁路，主要参看具体使用的元器件厂商的建议。B) 每一个平面层之间都应该提供大容量的电容器来实现，通常采用10uF35V 的钽电容。钽电容的额定点压不应低于5 倍 VCC。C) VCC 引脚应该用0.1uF、0.01uF 、和 0.001uF 的云母电容或者陶瓷电容或者聚苯乙烯电容，封装形式为0805 的表面贴装的片电容，该电容应该尽可能地靠近VCC 引脚。4. LVDS 测试电缆电缆可以实现LVDS 信号在电路板之间或者系统之间的传递。然而由于LVDS 特殊的阻抗匹配要求和极低的时序偏置
11、要求。因而传统的电缆不能用于LVDS 设计。A) 电缆必须满足LVDS 阻抗匹配的要求。B) 电缆应该具有非常低的时序误差。C) 电缆对应该严格均衡。D) 尼龙电缆可以用在低速和短距离的LVDS 应用中。E) 对于长距离和高速的LVDS 应用应该采用双绞线电缆。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 8 页 - - - - - - - - - F) 双芯电缆同样可以用于LVDS。双芯电缆明显优于同轴电缆。G) 双绞线电缆性能最优。小距离（大约0.5m ）的应用时C
12、AT3 均衡双绞线电缆效果最佳。而对于高于0.5m 距离以及数据率大于500MHz 时 CAT5 均衡电缆效果最好。小结：合理的设计差分阻抗，是确保高速LVDS 信号质量的前提， 有效的仿真是保障。此外，系统的划分、 器件选型是否合理， 布线效果，平面分割等因素也是影响设计成败的关键。LVDS系统设计，需要将原型仿真，设计实现，测试手段等因素通盘考虑，才能最终获得成功。差分线对在高速PCB 设计中的应用摘要 :在高速数字电路设计过程中，工程师采取了各种措施来解决信号完整性问题，利用差分线传输高速数字信号的方法就是其中之一。在PCB 中的差分线是耦合带状线或耦合微带线，信号在上面传输时是奇模传输
13、方式，因此差分信号具有抗干扰性强，易匹配等优点。 随着人们对数字电路的信息传输速率要求的提高，信号的差分传输方式必将得到越来越广泛的应用。3 差分线的端接差分线的端接要满足2 方面的要求：逻辑电平的工艺要求和传输线阻抗匹配的要求。因此，不同的逻辑电平工艺要采用不同的端接。本文主要介绍2 种常见的适于高速数传的电平的端接方法：LVDS 电平信号的端接。LVDS 是一种低摆幅的差分信号技术，它上面的信号可以以几百Mbps 的速率传输。 LVDS信号的驱动器由1 个驱动差分线的电流源组成，通常电流为3.5 mA 。它的端接电阻一般只要跨接在正负两路信号的中间就可以了，如图1 所示。LVDS 信号的接
14、受器一般具有很高的输入阻抗，因此驱动器输出的电流大部分都流过了100 的匹配电阻，并产生了350 mV 的电压。有时为了增加抗噪声性能，差分线的正负两路信号之间用2 个 5O 的电阻串联，并在电阻中间加1 个滤波电容到地，这样可以减少高频噪声。 随着微电子技术的发展，很多器件生产商已经可以把LVDS 电平信号的终端电阻做到器件内部，以减少PCB 设计者的工作。LVPECL 电平信号的端接。LVPECL 电平信号也是适合高速传输的差分信号电平之一，最快可以让信号以1 GBaud波特的速率传输。它的每一单路信号都有一个比信号驱动电压小2 V 的直流电位， 因此应用名师资料总结 - - -精品资料欢
15、迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 8 页 - - - - - - - - - 终端匹配时不能在正负两条差分线之间跨接电阻(如果在差分线之间跨接电阻，电阻中间相当于虚地，直流电位将变成零)，而只能将每一路进行单端匹配。对 LEPECL 信号进行单端匹配，要符合2 个条件，即信号的直流电位要为1.3 v( 设驱动电压为 3.3 V ，减 2 后，为 1.3 V) 和信号的负载要等于信号线的特性阻抗(50) 。因此可以应用以下理想的端接方式：在实际的工程设计中，增加一个电源就意味着增加了新的干扰源
16、，也会增加布线空间(电源的滤波网络要使用大量的布线空间)，改变电源分割层的布局。因此在设计系统时，可以利用交直流等效的方法，对图2 中的端接方式进行了等效改变。在图 3 中，对交流信号而言，相当于120 电阻和 82 电阻并联，经计算为48.7 ；对于直流信号，两个电阻分压，信号的直流电位为：3.3 82(120+82)= 1.34 V。因此等效结果在工程应用的误差允许范围内。4 差分线的一些设计规则在做 PCB 板的实际工作中，应用差分线可以很大程度上提高信号线的抗干扰性，要想设计出满足信号完整性要求的差分线，除了要使负载和信号线的阻抗相匹配外，还要在设计中尽量避免阻抗不匹配的环节出现。现根
17、据实际工作经验，总结出以下规则：1.差分线离开器件引脚后，要尽量相互靠近， 以确保耦合到信号线的噪声为共模噪声。一般使用 FR4 介质时， 50 布线规则 (差分线阻抗为100) 时，差分线之间的距离要小于 0.2 mm ；2.信号线的长度应匹配，不然会引起信号扭曲，引起电磁辐射；3.不要仅仅依赖软件的自动布线功能，要仔细修改以实现差分线的阻抗匹配和隔离；4.尽量减少使用过孔和其他一些引起阻抗不连续的因素；名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 8 页 - - -
18、 - - - - - - 5.不要使用 90 走线，可用圆弧或45 折线代替；6.信号线在不同的信号层时，要注意调整差分线的线宽和线距，避免因介质条件改变引起的阻抗不连续。5 结束语在高速数字PCB 设计中， 运用差分线传输高速信号，一方面在对PCB 系统的信号完整性和低功耗等方面大有裨益，另一方面也给的PCB 设计水平提出了更高要求。作为设计者应该深刻理解传输线理论的有关概念，仔细分析出各种畸变现象的原因，找出合理有效的解决办法； 还要不断把工作中积累的一些经验加以总结，并上升为理性认识，才能够取得满意的设计效果。参考文献1 廖承恩微波技术基础M 西安：西安电子科技大学出版社1994 2 霍
19、华德约翰逊高速数字设计M 沈立译北京：电子工业出版社，2004 3 王先富，牛忠霞微波宽带放大器的设计与EDA 仿真 J 无线电通信技术， 2005 ， 31(1) ：51 53LVDS 系统设计LVDS 系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不困难，下面将简要介绍一下各注意点。1 PCB 板1.至少使用层PCB 板（从顶层到底层）：LVDS 信号层、地层、电源层、TTL 信号层；2.使 TTL 信号和 LVDS 信号相互隔离，否则TTL 可能会耦合到LVDS 线上，最好将TTL 和 LVDS 信号放在由电源地层隔离的不同层上；3.使 LVDS 驱
20、动器尽可能地靠近连接器的LVDS 端，即尽可能减小线路距离；4.保证 LVDS 器件电源质量；使用分布式的多个电容来旁路LVDS设备，表面贴电容靠近电源地层管脚放置；5.电源层和地层应使用粗线；6.保持 PCB 地线层返回路径宽而短；7.连接两个系统的地层；2 板上导线1.微带传输线（ microstrip ）和带状线（ stripline ）都有较好性能；2.微带传输线的优点：一般有更高的差分阻抗、不需要额外的过孔；3.带状线在信号间提供了更好的屏蔽，两层地将信号层屏蔽住。3 差分线1.使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使差分线对离开集成芯片后立刻尽可能地相互靠近（距
21、离小于），这样能减少反射并能确保耦合到的噪声为共模噪声；2.使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位差而导致电磁辐射；3.不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离；4.尽量减少过孔和其它会引起线路不连续性的因素；5.避免将导致阻值不连续性的90 走线，使用圆弧或45 折线来代替；6.在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力。在印制板上， 两条差分线之间的距离应尽可能保持一致，以避免差分阻抗的不连续性。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - -
22、名师精心整理 - - - - - - - 第 6 页，共 8 页 - - - - - - - - - 4 终端1.使用终端电阻实现对差分传输线的最大匹配，阻值一般在90 130 之间，系统也需要此终端电阻来产生正常工作的差分电压；2.最好使用精度2% 的表面贴电阻跨接在差分线上，必要时也可使用两个阻值各为50 的电阻，并在中间通过一个电容接地，以更好滤去共模噪声。如采用电缆传输信号时候，若环境干扰大，就可以用此方式。5 未使用的管脚所有未使用的LVDS 接收器输入管脚悬空，所有未使用的LVDS 和 TTL 输出管脚悬空，将未使用的TTL 发送驱动器输入和控制使能管脚接电源或地。6 媒质（电缆和
23、连接器）选择1.仅就减少噪声和提高信号质量而言，平衡电缆（如双绞线对） 通常比非平衡电缆好；2.电缆长度小于0.5m 时，大部分电缆都能有效工作；距离在 0.5m 10m 之间时 ,CAT 3(Categiory 3)双绞线对电缆效果好、便宜并且容易买到；距离大于10m 并且要求高速率时，建议使用CAT 5 双绞线对。7 在噪声环境中提高可靠性设计LVDS 接收器在内部提供了可靠性线路，用以保护在接收器输入悬空、接收器输入短路以及接收器输入匹配等情况下输出可靠。但是，当驱动器三态或者接收器上的电缆没有连接到驱动器上时， 它并没有提供在噪声环境中的可靠性保证。在此情况下， 电缆就变成了浮动的天线
24、， 如果电缆感应到的噪声超过LVDS 内部可靠性线路的容限时，接收器就会开关或振荡。如果此种情况发生，建议使用平衡或屏蔽电缆。根据实际情况，正确分析设计发送/接收器的 “ 门控端 ” ，使发送接收数据器受控，当不需要建立发送 /接收链路时候，关闭接收器是避免干扰的有效途径。实际应用中常见问题1 PCB 走线问题1.差分线对互相靠近，平滑弯折2.与 TTL 隔离，与时钟信号隔离3.差分线对等长度走线，越是高速信号，越要求严格等长2 过孔问题1.一般原则：对于高速信号，尽量减少过孔；信号速度低于155Mbps ，使用过孔也无妨。2.对于表面贴片器件，其管脚的 LVDS 信号走线在PCB 表层或者底
25、层， 尽量使用 “ 微带布线 ” 方式，避免使用过孔联接信号。3.对于插件器件，由于不使用过孔，其信号线本就可以联接到PCB 的“ 中间层 ” ，这样一来，尽量使用“ 带状走线 ” ，其性能更好。3 信号分发问题对 LVDS 信号进行分发处理，即将一路LVDS 信号发送到多个接收器件，是我们经常会用到的。直接联接方式实践证明，在信号速率不高（155Mbps ）时，这种联接方式是可以的。在PCB布线时候，尽量按照总线走线来布线比较好，如下图示。当信号速度过高时候，容易导致信号反射；由于避免不了过孔的存在，也影响传输质量，高速时不要采用这种方式。名师资料总结 - - -精品资料欢迎下载 - - -
26、 - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 8 页 - - - - - - - - - 另外，要注意的一点是，终端匹配电阻应该是一个电阻，100 欧左右，这个电阻一定要在最远的接收器输入端。若每个接收器输入端都短接上一个100 欧的匹配，将大大降低抗噪容限，抗干扰能力将下降。接收器数量不超过10 个。采用专用芯片对LVDS 信号进行分发处理与上述直接总线方式联接相比较，此种做法显得保守一些，但对于提高硬件系统可靠性，保障信号传输质量而言，其优点是不言而喻的。公司推荐的LVDS 分发芯片 DS90LV110T ，具有最大
27、为1：10 分发能力， 10 路输出共用一个门控端。4 LVDS 交叉开关矩阵有时候，我们在设计中，需要对LVDS 信号进行交叉接续，如，对LVDS 形式的时钟，通讯进行多路选择控制。此时，可以运用LVDS 交叉矩阵芯片来完成设计。5 3.6 LVDS 与 RS422/RS485 的应用设计比较其实， RS422 电平也是差分形式，其电平幅度比LVDS 要大一些，抗干扰能力比LVDS强一些，在RS422 电平规范中，支持的最大速率为10Mbps （传送 15 米）。当时钟或者数据低于 10Mbps ，但对抗干扰要求严格一些的时候，使用 RS422 方式比 LVDS 优点就明显一些。这在公司的产
28、品中不难发现，如：交换机中，处于不同背板层的单板之间传送时钟，就是使用的 RS422 方式。有的系统，机架上不同层的板与板之间的同步通讯，速度不高时，数据与时钟都采用了RS422 电平接口。与 RS485 相比，RS422 电路中，只能有一个发送器，最多可有 10 个接收器。RS485 电平也是差分形式，其电平幅度比RS422 还大，可以兼容掉RS422 接口。支持的最大速率为10Mbps （传送 15 米）。 RS485 抗干扰能力更强，而且支持多个发送器（32个）多个接收器（32 个）联接在一起。与RS422 相比， RS485 更适合距离远，环境条件差的多点通信设计。 如一个集中监控单元
29、，对同时摆在机房内的各个交换机的多个电源板进行监控，组成分布式监控。选择 RS422 接口，进行同步串行通讯设计，既有时钟传送，又有数据传送，一般只在系统内， 如同一个背板上槽位相距远一点的单板间进行；或者在同一个机架上，不同背板层的的单板间通过双绞线电缆进行。若在同一背板上， 槽位相距不远， 把通讯设计成LVDS 接口，也是完全可以的。在不同系统， 不同机架上， 一般不进行同步串行通讯设计，主要是从可靠性角度而言的。不同系统，不同机架，数据速率不高，设计成RS485 形式的异步串行通讯，更显得合适一些。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 8 页 - - - - - - - - -