2022年自动化面试题大全 .pdf

《2022年自动化面试题大全 .pdf》由会员分享，可在线阅读，更多相关《2022年自动化面试题大全 .pdf（13页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、自动化面试题大全！精！ ！模拟电路1、 基尔霍夫定理的内容是什么？（仕兰微电子）基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等. 基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零. 2、平板电容公式(C=S/4 kd)。 （未知）3、最基本的如三极管曲线特性。（未知）4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知

2、）6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知）10、给出一差分电路，告诉其输出电压Y+ 和 Y-,求共模分量和差模分量。（未知）11、画差放的两个输入管。（凹凸）12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子）13、用运算放大器组成一个10 倍的放大器。 （未知）14、给

3、出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall 时间。 (Infineon 笔试试题 ) 15、电阻 R 和电容 C 串联，输入电压为R 和 C 之间的电压，输出电压分别为C 上电压和R 上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当 RCq,还有clock 的 delay,写出决定最大时钟的因素，同时给出表达式。（威盛 VIA 2003.11.06 上海笔试试题）18、说说静态、动态时序模拟的优缺点。（威盛 VIA 2003.11.06 上海笔试试题）19、 一个四级的Mux, 其中第二级信号为关键信号如

4、何改善 timing 。（威盛 VIA2003.11.06 上海笔试试题）20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。 （未知）21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异） ，触发器有几种（区别，优点） ，全加器等等。 （未知）22、卡诺图写出逻辑表达使。（威盛 VIA 2003.11.06 上海笔试试题）23、化简 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15) 的和。 （威盛）24、please show the CMOS inverter schmatic,layout and it

5、s cross sectionwith P- well process.Plot its transfer curve (V out-Vin) And also explain the operation region of PMOS and NMOS for each 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 13 页 - - - - - - - - - segment of the transfer curve? （威盛笔试题c ircuit design-be

6、ijing-03.11.09 ）25、To design a CMOS invertor with balance rise and fall time,please define th e ration of channel width of PMOS and NMOS and explain? 26、为什么一个标准的倒相器中P 管的宽长比要比N 管的宽长比大？（仕兰微电子）27、用 mos 管搭出一个二输入与非门。（扬智电子笔试）28、 please draw the transistor level schematic of a cmos 2 AND gate and explain w

7、hich has faster response for output rising edge.(less delay tim e) 。 （威盛笔试题circuit design-beijing-03.11.09 ）29、画出 NOT,NAND,NOR的符号，真值表，还有transistor level 的电路。（Infineon 笔试）30、画出 CMOS 的图，画出tow-to-one mux gate 。 （威盛 VIA 2003.11.06 上海笔试试题）31、用一个二选一mux 和一个 inv 实现异或。（飞利浦大唐笔试）32、画出 Y=A*B+C的 cmos 电路图。（科广试题）3

8、3、用逻辑们和cmos 电路实现ab+cd。 （飞利浦大唐笔试）34、画出 CMOS 电路的晶体管级电路图，实现Y=A*B+C(D+E)。 （仕兰微电子）35、利用 4 选 1 实现 F(x,y,z)=xz+yz 。 （未知）36、 给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）。37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。（ Infineon 笔试）38、为了实现逻辑（A XOR B ）OR （C AND D ） ，请选用以下逻辑中的一种，并说明为什么 ？1）INV 2 ）AND 3 ）OR 4）

9、NAND 5 ）NOR 6 ）XOR 答案： NAND （未知）39、用与非门等设计全加法器。（华为）40、给出两个门电路让你分析异同。（华为）41、用简单电路实现，当A 为输入时，输出B 波形为 , （仕兰微电子）42、 A,B,C,D,E 进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E 中 1 的个数比0 多，那么F 输出为 1，否则 F 为 0） ，用与非门实现，输入数目没有限制。（未知）43、用波形表示D 触发器的功能。 （扬智电子笔试）44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）45、用逻辑们画出D 触发器。（威盛 VIA 2003.11.06 上海笔试试

10、题）46、画出 DFF 的结构图 ,用 verilog 实现之。（威盛）47、画出一种CMOS 的 D 锁存器的电路图和版图。（未知）48、 D 触发器和 D 锁存器的区别。 （新太硬件面试）49、简述 latch 和 filp-flop 的异同。（未知）50、 LATCH 和 DFF 的概念和区别。 （未知）51、latch 与 register 的区别 ,为什么现在多用register.行为级描述中latch 如何产生的。 南山之桥）52、用 D 触发器做个二分颦的电路.又问什么是状态图。 （华为）53、请画出用D 触发器实现2 倍分频的逻辑电路？（汉王笔试）54、怎样用D 触发器、与或非

11、门组成二分频电路？（东信笔试）55、 How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？56、 用 filp-flop和 logic-gate 设计一个1 位加法器，输入 carryin 和 current-stage， 输出 carryout和 next-stage. （未知）57、用 D 触发器做个4 进制的计数。（华为）58、实现 N 位 Johnson Counter,N=5。 （南山之桥）名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - -

12、- 名师精心整理 - - - - - - - 第 2 页，共 13 页 - - - - - - - - - 59、用你熟悉的设计方式设计一个可预置初值的7 进制循环计数器，15 进制的呢？（仕兰微 电子）60、数字电路设计当然必问Verilog/VHDL ，如设计计数器。 （未知）61、 BLOCKING NONBLOCKING 赋值的区别。 （南山之桥）62、写异步D 触发器的verilog module 。 （扬智电子笔试）module dff8(clk , reset, d, q); clk; reset; 7:0 d; output 7:0 q; reg 7:0 q; always (

13、posedge clk or posedge reset) if(reset) q = 0; else q = d; endmodule 63、用 D 触发器实现2 倍分频的Verilog 描述？（汉王笔试）module divide2( clk , clk_o, reset); clk , reset; output clk_o; wire in; reg out ; always ( posedge clk or posedge reset) if ( reset) out = 0; else out = in; assign in = out; assign clk_o = out; e

14、ndmodule 64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些？b) 试用 VHDL 或 VERILOG 、 ABLE 描述 8位 D 触发器逻辑。（汉王笔试）PAL，PLD ，CPLD ，FPGA 。module dff8(clk , reset, d, q); clk; reset; d; output q; reg q; always (posedge clk or posedge reset) if(reset) q = 0; else 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - -

15、 - - 名师精心整理 - - - - - - - 第 3 页，共 13 页 - - - - - - - - - q = d; endmodule 65、请用 HDL 描述四位的全加法器、5 分频电路。（仕兰微电子）66、用 VERILOG 或 VHDL 写一段代码，实现10 进制计数器。（未知）67、用 VERILOG 或 VHDL 写一段代码，实现消除一个glitch 。 （未知）68、一个状态机的题目用verilog 实现（不过这个状态机画的实在比较差，很容易误解的）。 （威盛 VIA 2003.11.06 上海笔试试题）69、描述一个交通信号灯的设计。（仕兰微电子）70、画状态机，接受

16、1， 2，5 分钱的卖报机，每份报纸5 分钱。（扬智电子笔试）71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数。（1）画出 fsm（有限状态机） ； （2）用 verilog 编程，语法要符合fpga 设计的要求。 （未知）72、设计一个自动饮料售卖机，饮料10 分钱，硬币有5 分和 10 分两种，并考虑找零： （1）画出 fsm（有限状态机） ； （2）用 verilog 编程，语法要符合fpga 设计的要求； （3）设计工程中可使用的工具及设计大致过程。（未知）73、画出可以检测10010 串的状态图 ,并 verilog 实现之。（威盛）74、用 FSM

17、实现 101101 的序列检测模块。 （南山之桥）a 为输入端，b 为输出端，如果 a 连续输入为1101 则 b 输出为 1， 否则为 0。 例如 a： 00011001 10110100100110 b： 0000000000100100000000 请画出 state machine；请用 RTL 描述其 state machine。 （未知）75、用 verilog/vddl 检测 stream 中的特定字符串（分状态用状态机写）。 （飞利浦大唐笔试）76、用 verilog/vhdl 写一个 fifo 控制器 (包括空，满，半满信号)。 （飞利浦大唐笔试）77、现有一用户需要一种集成

18、电路产品，要求该产品能够实现如下功能：y=lnx ，其中， x 为 4 位二进制整数输入信号。y 为二进制小数输出，要求保留两位小数。电源电压为35v假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微电子）78、 sram，falsh memory，及 dram 的区别？（新太硬件面试）79、给出单管DRAM 的原理图 (西电版数字电子技术基础作者杨颂华、冯毛官205 页图9 14b)，问你有什么办法提高refresh time，总共有5 个问题，记不起来了。 （降低温度，增大电容存储容量） （Infineon 笔试）80、 Please draw schemat

19、ic of a common SRAM cell with 6 transistors,point out w hich nodes can store data and which node is word line control? （威盛笔试题cir cuit design-beijing-03.11.09 ）81、名词 :sram,ssram,sdram 名词 IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Output System 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - -

20、- - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 13 页 - - - - - - - - - USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 压控振荡器的英文缩写(VCO) 。动态随机存储器的英文缩写(DRAM) 。名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR 、interrupt 、pipeline IRQ,BIOS, USB,VHDL,VLSI VCO(压控振荡器 ) RAM ( 动态随机存储器)，FIR IIR

21、 DFT( 离散傅立叶变换)或者是中文的，比如：a.量化误差b.直方图c.白平衡本 文 来 自 : 高 校 自 动 化 网 (W) 详 细 出 处 参 考 ( 转 载 请 保 留 本 链 接 ) ：http:/ 设计基础（流程、工艺、版图、器件）1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容 （如讲清楚模拟、 数字、 双极型、 CMOS 、MCU 、RISC、CISC、DSP、ASIC 、FPGA等的概念）。 （仕兰微面试题目）2、FPGA 和 ASIC 的概念，他们的区别。 （未知）答案： FPGA 是可编程ASIC。ASIC: 专用集成电路，它是面

22、向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP 片、掩膜片，两者的区别何在？（仕兰微面试题目）4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）5、描述你对集成电路设计流程的认识。（仕兰微面试题目）6、简述 FPGA 等可编程逻辑器件设计流程。（仕兰微面试题目）7、IC 设计前端到后端的流程和eda工具

23、。 （未知）8、从 RTL synthesis 到 tape out 之间的设计flow,并列出其中各步使用的tool.（未知）9、Asic 的 design flow 。 （威盛 VIA 2003.11.06 上海笔试试题）10、写出 asic 前期设计的流程和相应的工具。（威盛）11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试）先介绍下IC 开发流程：1.）代码输入（design ) 用 vhdl 或者是 verilog 语言来完成器件的功能描述，生成hdl 代码语言输入工具：SUMMIT VISUALHDL MENTOR RENIOR 图形输入 : composer(caden

24、ce); viewlogic (viewdraw) 2.）电路仿真（circuit simulation) 将 vhd 代码进行先前逻辑仿真，验证功能描述是否正确数字电路仿真工具：Verolog： CADENCE Verolig-XL 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 13 页 - - - - - - - - - SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR

25、Modle-sim 模拟电路仿真工具：*ANTI HSpice pspice，spectre micro microwave: eesoft : hp 3.）逻辑综合（synthesis tools) 逻辑综合工具可以将设计思想vhd 代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。12、请简述一下设计后端的整个流程？（仕兰微面试题目）13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元素？（仕兰微面试题目）14、描述你对集成电路工艺的认

26、识。（仕兰微面试题目）15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18 指的是什么？（仕兰微面试题目）本 文 来 自 : 高 校 自 动 化 网 (W) 详 细 出 处 参 考 ( 转 载 请 保 留 本 链 接 ) ：http:/ CMOS 电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题目）19、解释 latch-up 现象和 Antenna effect 和其预防措施.（未知）20、什么叫Latchup?（科广试题）21、什么叫窄沟效应? （科广试题）22、什么是NMOS 、PMOS、CMOS ？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差别？（仕兰微面试题

27、目）23、 硅栅 COMS 工艺中 N 阱中做的是P 管还是 N 管， N 阱的阱电位的连接有什么要求？（仕兰微面试题目）24、画出 CMOS 晶体管的CROSS-OVER 图（应该是纵剖面图） ，给出所有可能的传输特性和转移特性。（Infineon 笔试试题）25、以 interver 为例 ,写出 N 阱 CMOS 的 process流程 ,并画出剖面图。 （科广试题）26、 Please explain how we describe the resistance in semiconductor. Compare th e resistance of a metal,poly and

28、diffusion in tranditional CMOS process.（威盛笔试题 circuit design-beijing-03.11.09 ）27、说明 mos 一半工作在什么区。 （凹凸的题目和面试）28、画 p-bulk 的 nmos 截面图。（凹凸的题目和面试）29、写 schematic note（？） ， 越多越好。（凹凸的题目和面试）名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 13 页 - - - - - - - - - 30、寄生效应在i

29、c 设计中怎样加以克服和利用。（未知）31、太底层的MOS 管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究。IC 设计的话需要熟悉的软件: Cadence,Synops ys, Avant，UNIX 当然也要大概会操作。32、 unix 命令 cp -r, rm,uname。 （扬智电子笔试）_ 单片机、 MCU 、计算机原理1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。（仕兰微面试题目）2、画出 8031 与 2716（2K*8ROM ）的连线图，要求采用三-八译码器，

30、8031 的 P2.5,P2.4 和P2 .3 参加译码， 基本地址范围为3000H-3FFFH 。 该 2716 有没有重叠地址？根据是什么？若有，则写出每片2716 的重叠地址范围。 （仕兰微面试题目）3、用 8051 设计一个带一个8*16 键盘加驱动八个数码管（共阳）的原理图。（仕兰微面试题目）4、PCI 总线的含义是什么？PCI 总线的主要特点是什么？（仕兰微面试题目）5、中断的概念？简述中断的过程。（仕兰微面试题目）6、如单片机中断几个/类型，编中断程序注意什么问题；（未知）7、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由 8051 完成。 简单原理如下：由 P3.4 输

31、出脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由K7-K0 八个开关来设置，直接与P1口相连（开关拨到下方时为0 ，拨到上方时为1 ，组成一个八位二进制数N） ，要求占空比为N/256。 （仕兰微面试题目）下面程序用计数法来实现这一功能，请将空余部分添完整。MOV P1 ，#0FFH LOOP1 ：MOV R4 ，#0FFH - MOV R3 ， #00H LOOP2 ：MOV A ，P1 - SUBB A ，R3 JNZ SKP1 - SKP1：MOV C ，70H MOV P3.4 ，C ACALL DELAY ：此延时子程序略- - AJMP LOOP1 8、单片机上电后没有运

32、转，首先要检查什么？（东信笔试题）9、What is PC Chipset? （扬智电子笔试）芯片组（ Chipset）是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU 的类型和主频、 内存的类型和最大容量ISA/PCI/A 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 13 页 - - - - - - - - - GP 插槽、 ECC 纠错等支持。南桥芯片则提供对KBC （键盘控制器） 、RTC（实时时钟控制器）、U

33、SB（通用串行总线） 、Ultra DMA/33(66)EIDE数据传输方式和ACPI （高级能源管理）等的支持。其中北桥芯片起着主导性的作用，也称为主桥（Host Bridge ） 。除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel 的 8 xx 系列芯片组就是这类芯片组的代表，它将一些子系统如IDE 接口、音效、MODEM 和 USB直接接入主芯片，能够提供比PCI 总线宽一倍的带宽，达到了266MB/s 。10、如果简历上还说做过cpu 之类，就会问到诸如cpu 如何工作，流水线之类的问题。（未知）11、计算机的基本组成部分及其各自的作用。（东信笔试题）12、

34、请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器 /缓冲器）。 （汉王笔试）13、 cache的主要部分什么的。 （威盛 VIA 2003.11.06 上海笔试试题）14、同步异步传输的差异（未知）15、串行通信与同步通信异同,特点 ,比较。 （华为面试题）16、 RS232c 高电平脉冲对应的TTL 逻辑是 ?(负逻辑 ?) （华为面试题）_ 信号与系统1、的话音频率一般为3003400HZ ，若对其采样且使信号不失真，其最小的采样频率应为多大？若采用8KHZ 的采样频率，并采用8bit 的 PCM 编码，则存储一秒钟的信号数据量有多大？（仕兰微面试题目）

35、2、什么耐奎斯特定律,怎么由模拟信号转为数字信号。（华为面试题）3、如果模拟信号的带宽为5khz,要用 8K 的采样率，怎么办？lucent) 两路？4、信号与系统:在时域与频域关系。 （华为面试题）5、给出时域信号，求其直流分量。（未知）6、给出一时域信号，要求（1）写出频率分量， （2）写出其傅立叶变换级数；（3）当波形经过低通滤波器滤掉高次谐波而只保留一次谐波时，画出滤波后的输出波形。（未知）7、sketch 连续正弦信号和连续矩形波(都有图 )的傅立叶变换。 （Infineon 笔试试题）8、拉氏变换和傅立叶变换的表达式及联系。（新太硬件面题）_ DSP、嵌入式、软件等1、请用方框图描

36、述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。（仕兰微面试题目）2、数字滤波器的分类和结构特点。（仕兰微面试题目）3、IIR ，FIR 滤波器的异同。 （新太硬件面题）4、拉氏变换与Z 变换公式等类似东西，随便翻翻书把如.h(n)=-a*h(n-1)+b* (n) a.求 h( n)的 z 变换； b.问该系统是否为稳定系统；c.写出 FIR 数字滤波器的差分方程；（未知）5、DSP 和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP 结构图。（信威名师资料总结 - - -精品资料欢迎下载 - - - -

37、- - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 13 页 - - - - - - - - - d sp 软件面试题）6、说说定点DSP 和浮点 DSP 的定义（或者说出他们的区别）（信威 dsp 软件面试题）7、说说你对循环寻址和位反序寻址的理解.（信威 dsp软件面试题）8、请写出【 8，7】的二进制补码，和二进制偏置码。用Q15 表示出 0.5 和 0.5.（信威 d sp 软件面试题）9、DSP 的结构（哈佛结构） ； （未知）10、嵌入式处理器类型(如 ARM) ，操作系统种类（Vxworks,ucos,winCE,li

38、nux ） ，操作系统方面偏 CS 方向了，在CS 篇里面讲了； （未知）11、有一个LDO 芯片将用于对手机供电，需要你对他进行评估，你将如何设计你的测试项目？12、某程序在一个嵌入式系统（200M CPU，50M SDRAM ）中已经最优化了，换到零一个系统（300M CPU ，50M SDRAM ）中是否还需要优化？（Intel）13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。（仕兰微面试题目）14、说出 OSI 七层网络协议中的四层（任意四层）。 （仕兰微面试题目）15、 A） （仕兰微面试题目）i nclude void testf(int*p) *p+=1; mai

39、n() int *n,m2; n=m; m0=1; m1=8; testf(n); printf(Data value is %d ,*n); - B) i nclude void testf(int*p) *p+=1; main() int *n,m2; n=m; m0=1; m1=8; 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 13 页 - - - - - - - - - testf(&n); printf(Data value is %d,*n); 下面的结果

40、是程序A 还是程序B 的？Data value is 8 那么另一段程序的结果是什么？16、那种排序方法最快? （华为面试题）17、写出两个排序算法,问哪个好？（威盛）18、编一个简单的求n!的程序。 （Infineon 笔试试题）19、用一种编程语言写n!的算法。（威盛 VIA 2003.11.06 上海笔试试题）20、用 C 语言写一个递归算法求N！ ； （华为面试题）21、给一个C 的函数，关于字符串和数组，找出错误；（华为面试题）22、防火墙是怎么实现的？（华为面试题）23、你对哪方面编程熟悉？（华为面试题）24、冒泡排序的原理。 （新太硬件面题）25、操作系统的功能。 （新太硬件面题

41、）26、学过的计算机语言及开发的系统。（新太硬件面题）27、一个农夫发现围成正方形的围栏比长方形的节省4 个木桩但是面积一样.羊的数目和正方形围栏的桩子的个数一样但是小于36，问有多少羊？（威盛）28、 C 语言实现统计某个cell 在某 .v 文件调用的次数(这个题目真bt) （威盛 VIA2003.11.0 6 上海笔试试题）29、用 C 语言写一段控制手机中马达振子的驱动程序。(威胜 ) 30、用 perl 或 TCL/Tk 实现一段字符串识别和比较的程序。（未知）31、给出一个堆栈的结构，求中断后显示结果，主要是考堆栈压入返回地址存放在低端地址还是高端。 （未知）32、一些 DOS 命

42、令，如显示文件，拷贝，删除。（未知）33、设计一个类，使得该类任何形式的派生类无论怎么定义和实现，都无法产生任何对象实例。 （IBM ）34、 What is pre-emption? (Intel) 35、 What is the state of a process if a resource is not available? (Intel) 36、三个float a,b,c;问值（ a+b）+c=(b+a)+c ， (a+b)+c=(a+c)+b 。(Intel) 37、把一个链表反向填空。(lucent) 38、 x4+a*x3+x2+c*x+d 最少需要做几次乘法？(Dephi)

43、_ 主观题1、你认为你从事研发工作有哪些特点？（仕兰微面试题目）2、说出你的最大弱点及改进方法。（威盛 VIA 2003.11.06 上海笔试试题）3、说出你的理想。说出你想达到的目标。题目是英文出的，要用英文回答。（威盛 VIA 2003.11.06 上海笔试试题）4、我们将研发人员分为若干研究方向，对协议和算法理解（主要应用在网络通信、图象语音压缩方面） 、电子系统方案的研究、用MCU 、DSP 编程实现电路功能、用ASIC 设计技术设计电路（包括MCU 、DSP 本身） 、电路功能模块设计（包括模拟电路和数字电路）、集成电路后端设计（主要是指综合及自动布局布线技术）、集成电路设计与工艺接

44、口的研究. 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 13 页 - - - - - - - - - 你希望从事哪方面的研究？（可以选择多个方向。另外，已经从事过相关研发的人员可以详细描述你的研发经历） 。 （仕兰微面试题目）5、请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备哪些方面的知识？（仕兰微面试题目）6、设想你将设计完成一个电子电路方案。请简述用EDA 软件（如 PROTEL ）进行设计（包括原理图和 PCB 图）到调试出样机的整个过程。在各环

45、节应注意哪些问题？电源的稳定，电容的选取，以及布局的大小。（汉王笔试）共同的注意点各大公司电子类招聘题目精选1.一般情况下，面试官主要根据你的简历提问，所以一定要对自己负责，把简历上的东西搞明白；2.个别招聘针对性特别强，就招目前他们确的方向的人，这种情况下，就要投其所好，尽量介绍其所关心的东西。3.其实技术面试并不难，但是由于很多东西都忘掉了，才觉得有些难。所以最好在面试前把该看的书看看。4.虽然说技术面试是实力的较量与体现，但是不可否认，由于不用面试官/公司所专领域及爱好不同，也有面试也有很大的偶然性，需要冷静对待。不能因为被拒，就否认自己或责骂公司。5.面试时要take it easy，

46、对越是自己钟情的公司越要这样。上一页下一页本文共3 页 ,第1 2 3 页本 文 来 自 : 高 校 自 动 化 网 (W) 详 细 出 处 参 考 ( 转 载 请 保 留 本 链 接 ) ：http:/ 在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。2、描述反馈电路的概念，列举他们的应用。反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。负反馈的优点： 降低放大器的增益灵敏度，改变输入电阻和输出电阻

47、，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。电压负反馈的特点：电路的输出电压趋向于维持恒定。电流负反馈的特点：电路的输出电流趋向于维持恒定。3、有源滤波器和无源滤波器的区别无源滤波器：这种电路主要有无源元件R、L 和 C 组成名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 11 页，共 13 页 - - - - - - - - - 有源滤波器：集成运放和R、C 组成，具有不用电感、体积小、重量轻等优点。集成运放的开环电压增益和输入阻抗均很高，输出电阻小，

48、构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。数字电路1、同步电路和异步电路的区别是什么？同步电路： 存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。异步电路： 电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。2、什么是 线与 逻辑，要实现它，在硬件特性上有什么具体要求？将两个门电路的输出端并联以实现与逻辑的功能成为线与。在硬件上，要用OC 门来实现，同时在输出端口加一个上

49、拉电阻。由于不用 OC 门可能使灌电流过大，而烧坏逻辑门。3、解释 setup和 hold time violation ，画图说明，并说明解决办法。（威盛 VIA2003.11.06 上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效） T 时间到达芯片，这个T 就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后

50、，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。建立时间 (Setup Time)和保持时间（ Hold time ） 。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。 保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。4、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）在组合逻辑中， 由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添