一位老PCB设计工程师绘图经验只谈.doc

上传人:豆**** 文档编号:29970175 上传时间:2022-08-02 格式:DOC 页数:3 大小:17KB
返回 下载 相关 举报
一位老PCB设计工程师绘图经验只谈.doc_第1页
第1页 / 共3页
一位老PCB设计工程师绘图经验只谈.doc_第2页
第2页 / 共3页
点击查看更多>>
资源描述

《一位老PCB设计工程师绘图经验只谈.doc》由会员分享,可在线阅读,更多相关《一位老PCB设计工程师绘图经验只谈.doc(3页珍藏版)》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、一位老PCB设计工程师绘图经验只谈1、PCB设计布局/布线,对电气性能的影响经常都会从有关电子的书中看到这样的说法“数字地线与模拟地线要分开”。布过板的人都知道,这在实际操作上有一定难度。电路板设计要布出更好的板,首先您得对您所使用的IC有个电气方面的了解,有哪些引脚会产生高次谐波(数字信号或开关量方波信号的上升/下降沿),哪些引脚易感应电磁于扰,IC内部的信号方框图(信号处理单元方块图)有助我们的了解。PCB设计整机布局是决定电气性能的首要条件, 而板间的布局更多的考虑是IC间的信号/数据的走向或流程,大原则是易产生电磁幅射的靠近电源部分;弱信号处理部分多由设备的 整体结构决定(即前期设备的

2、整体规划),电路板设计尽可能靠近信号的输入端或检测头(探头), 这样可以更好的提高信噪比,为后续的信号处理及数据识别提供更纯净的信号/准确的数据。 2、PCB设计铜铂的处理电路板设计高频信号走线宜细不宜宽,宜短不宜长, 这又涉及布局问题(器件间信号的耦合), 这样可以减小感应电磁干扰。PCB设计数据信号,却是以脉冲形式出现在电路上的,其高次谐波份量是保证信号的正确性起到决定因素;同样的宽铜铂会对高速率的数据信号产生集肤效应(分布电容/电感变大),这样会导致信号变坏, 数据识别不正确,而且数据总线通道要是其中线路宽度不一致更会影响数据同步问题(导致不一致的延迟),为了更好控制数据信号的同步问题,

3、所以在数据总线走线中就出现了蛇形线,这是为了让数据通道内的信号在延迟上更趋于一致。 大面积的铺铜是针对于屏蔽干扰及感应干扰而言的,电路板设计双面板可以让地作为铺铜层;而多层板就不存在铺铜的问题,因为其间的电源层就是很好的起到屏蔽及隔离作用。3、PCB设计多层板的层间布局以电路板设计四层板为例作个说明,应将电源(正/负)层放在中间,信号层在外面两层走线,注意正负电源层间不应出现信号层, 这样做法的好处,就是尽最大的可能让电路板设计电源层发挥滤波/屏蔽/隔离的作用,同时方便电路板设计厂家的生产,以提高良品率。 4,PCB设计过孔 PCB设计应尽量减少过孔的设计, 因为过孔会产生电容的同时,也易出现

4、毛刺而产生电磁幅射。电路板设计过孔的孔径宜小不宜大(这是对于电气性能而言;但过小的孔径会增加电路板设计生产难度,一般常用0.5mm/0.8mm, 0.3mm尽可能小用),小孔径在沉铜工艺后出现毛刺的概率要比大孔径出现毛刺概率小, 这是由于钻孔工艺所致。 5,PCB设计软件应用 PCB设计每个软件都有它的易用性,开一个专门用于表述开孔的图层,然后在这层上画出想要的开孔形状,当然应填充满画出的线框, 这样做是为了更好的让电路板设计生产家识别出自己的表述,并在做样的说明文档上 加以说明。 PCB设计在电子运用中的广泛总所周知,做为一名合格的PCB设计大师,应该具有全面的PCB设计,PCB板布线,PC

5、B抄板等多方面的全面技术,下面是PCB工作室一名30年PCB板设计资深工程师老夏为广大PCB爱好者总结了一些PCB设计方面的技术资料与指南。PCB设计会对下面三种效应都产生影响:1. 静电放电之前静电场的效应2. 放电产生的电荷注入效应PCB抄板3. 静电放电电流产生的场效应但是,主要是对第三种效应产生影响。下面的讨论将针对第三条所述的问题给出PCB设计指南。通常,源于接收电路之间的场耦合可以通过下列方式之一减小:1. 在源端使用滤波器以衰减信号抄板2. 在接收端使用滤波器以衰减信号3. 增加pcb抄板距离以减小耦合4. 降低源和/或接收电路的天线效果以减小PCB抄板耦合5. 将接收天线与发射

6、天线垂直放置以减小耦合6. 在接收天线与发射天线之间加屏蔽7. 减小发射及接收天线的阻抗来减小电场耦合8. 增加发射或接收天线之一的阻抗来减小磁场耦合9. 采用一致的、低阻抗参考平面(如同多层PCB抄板所提供的)耦合信号,使它们保持共模方式 在具体PCB设计中,如电场或磁场占主导地位,应用方法7和8就可以解决。然而,静电放电一般同时产生电场和磁场,这说明方法7将改善电场的抗扰度,但同时会使磁场的抗扰度降低。方法8则与方法7带来的效果相反。所以,方法7和8并不是完善的解决方案。不管是电场还是磁场,使用方法1 6与9都会取得一定的效果,但PCB设计的解决方法主要取决于方法3 6和9的综合使用。3

7、用 合 方 取 主的 /但效一会 与法 使,还 是。决 善并 , 以相来 法与方 低 抗的使 同扰电将法.说磁 和产 一电而决一以和 用 位 占或,设 师具绘方方们验,号谈的所 层同面参、致采.耦磁来的线接射 耦电小的天及小 屏加线发天 耦减以垂发天将.耦板 减效天收或降耦减距抄 信信波滤接.抄号以滤用 .小一式过以场间收源南计 出的述对针的响产种对要效效流放 抄 应荷的放效的前放静响生应三对设南指术的计 一者 广程工板 年室 是,技面多抄 布 设 全该,设 的为知总的运在。说加档说在,己别家计设的了是样线画充当形开想上在然层述用门开性的都个 应计 。所钻由 概设毛出要局概现布艺沉孔)电用 .

8、能 / 经用一都难计设有增径电过;性于对看宜到不的计的路射幅生数而出时容与产过拟因计线过少尽开 孔 ,品高以家计电方,离/波发电板路可尽就的法,信应层负注走两层号在层/电,个作四板以层的设 用隔蔽的好源间因,铜在层而铜地可面板路言应扰蔽针铜积 致更延在道数为这形出线线在,问号据好为迟延致(同数会一路其要总数确别数坏号致这变电电(肤号数的会宽样素到起正证量谐,路在式以是信数 扰电应以 )号间(局又这不宜宜线信高板处铜 数准/纯提据理号续为高好可这头头检输号近计板电划备前定结整设分理号分近射电产原大或据号的 考局的 件的气定局机 解们)图理处图信部 扰感引哪降升的波关号(波产脚些了方电 用对先板更布板。定有际在,的布

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 教育专区 > 高考资料

本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

工信部备案号:黑ICP备15003705号© 2020-2023 www.taowenge.com 淘文阁