《数字电路与数字逻辑-练习提高题.doc》由会员分享，可在线阅读，更多相关《数字电路与数字逻辑-练习提高题.doc（18页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、.数字电路与数字逻辑练习题一一、填空1 将下列二进制数转为十进制数（1001011）B = （ ）D （11011）B = （ ）D 2 将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+122）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码 3 把下列4个不同数制的数(376.125)D、(110000)B、(17A)H、(67)O（ 按从大到小的次序排列（ ）（ ）( )( ) 。将下列各式变换成最简与或式的形式（ ）（ ）（ ）4 将下列二进制数转为十进制数（101000）B = （ ）D （110101）B = （ ）D 5 将下列十进制数转为二进制数，八进
2、制数和十六进制数（08125）= （ ）B = （ ）O = （ ）H （25425）= （ ）B = （ ）O = （ ）H6 将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+125）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码 （42）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码7逻辑函数的对偶函数是_；其反函数是_。8当时，同一逻辑函数的最小项_；两个最大项_。9（43.5）10=（_）2=（_）16。10n个输入端的二进制译码器，共有_个输出端，对于每一组输入代码，将有_个输出端具有有效电平。11.将下列二进制数转为十进制数（1010001）
3、B = （ ）D （11101）B = （ ）D 12.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+254.25）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码 13.把下列4个不同数制的数(76.125)D、(27A)H 、(10110)B、(67)O 按从大到小的次序排列（ ）（ ）( )( ) 。14.对于D触发器，欲使Qn+1=Qn，输入D=（ ），对于T触发器，欲使Qn+1=Qn，输入T=（ ）15.一个512*8位的ROM芯片，地址线为（ ）条，数据线为（ ）条。16.对32个地址进行译码，需要（ ）片74138译码器。17.存储器起始地址为全0，
4、256K*32的存储系统的最高地址为（ ）。18.将下列各式变换成最简与或式的形式（ ）（ ）（ ）19五级触发器的进位模数最大为（ ）进制。20.十进制数（78.25）10转换成十六进制数是（ ），转换成二进制数是（ ），转换成八进制数是（ ），转换成8421BCD码为（ ）。 21.将二进制1100110转换成余3码为（ ），转换成格雷码为（ ）。22.设真值X= 0101，则X的原码为（ ），反码为（ ），补码为（ ）。23.卡诺图是（ ）的一种特殊形式。利用卡诺图法花剑逻辑函数比（ ）法更容易得到简化的逻辑函数表达式。24.函数L=AC+BC的对偶式为：（ ）。25.一个1024*16
5、位的ROM芯片，地址线为（ ）位，数据线为（ ）位。26.对于JK触发器，若J=K，可完成（ ）触发器的逻辑功能。27.组合逻辑电路中部包含存储信号的（ ）元件，它一般是由各种（ ）组合而成的。28.对64个地址进行译码，需要（ ）片74138译码器。29.AB+AC化成最小项的形式为（ ）。30.将变换成或非的形式为（ ）。31.数制转换(6.3125)10=( )2(1101.1101)2=( )1032.将下列有符号的十进制数转换成相应的二进制数真值原码反码和补码(+11/32)=( )真值=( )原码=( )反码=( )补码(-15/64)=( )真值=( )原码=( )反码=( )补
6、码33.把下列3个数(76.125)D(27A)H(67)O按从大到小的次序排列( )( )( )34.已知二进制数1100101，将其转换成格雷码为( )。35.已知格雷码编码为1100101，将其转换成二进制数为( )。26.将下列二进制数转为十进制数（101001）B = （ ）D （1101001）B = （ ）D 36.将下列十进制数转为二进制数，八进制数和十六进制数（51）= （ ）B = （ ）O = （ ）H （53125）= （ ）B = （ ）O = （ ）H37.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+104）=（ ）真值 = （ ）原码=（
7、）反码 = （ ）补码 （39）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码38.将下列各式变换成最简与或式的形式A +B = A + A B = A + A B = （A + B）（A + C）= 二、选择题1 和二进制数(1100110111.001)等值的十六进制数学是( )。(A)337.2 (B)637.2 (C)1467.1 (D)c37.4 2 是8421BCD码的是（ ）(A)1010 (B)0101 (C)1100 (D)1111 3和二进制码1100对应的格雷码是（ ）(A)0011 (B)1100 (C)1010 (D)01014 如右图，电路实现的逻辑功能F
8、=（ ）(A)AB (B)0 (C)A+B (D)15 TTL电路中，高电平VH 的标称值是（ ） (A)0.3V (B)2.4V (C)3.6V (D)5V 6 和逻辑式 相等的式子是( )(A)ABC (B)1+BC (C)A (D)7 若干个具有三态输出的电路输出端接到一点工作时，必须保证（ ）(A) 任何时候最多只能有一个电路处于三态，其余应处于工作态。(B) 任何时候最多只能有一个电路处于工作态，其余应处于三态。(C) 任何时候至少要有两个或三个以上电路处于工作态。(D) 以上说法都不正确。8 A+B+C+A=（ ）(A)A (B) (C) 1 (D)A+B+C 9 下列等式不成立的
9、是（ ）(A) (B)(A+B)(A+C)=A+BC (C) AB+AC+BC=AB+BC (D) 10(A)ABC (B)A+B+C (C) (D) 三、简答（8分）2、（1）化简下面的式子（6分） （2）分析此组合逻辑电路的逻辑功能（7分）3、分析以下电路，说明电路功能。（10分）4.分析以下电路，说明电路功能。（10分）四、化简题1.将逻辑函数转化为最小项表达式。2.卡诺图法化简逻辑函数。CPJKQ3 将图示波形作用在维持阻塞JK触发器上，试画出触发器Q端的工作波形（设初态）。五、组合逻辑设计题138译码器的各输入端的连接情况及第六脚输入信号A的波形如下图所示。试画出输出引脚的波形。（1
10、0分）。2 在举重比赛中，有甲、乙、丙三位裁判，其中甲为主裁判，当两位或两位以上裁判（其中必须包括甲裁判在内）认为运动员上举合格，才可发出合格信号，试用3-8译码器和逻辑门设计上述要求的组合逻辑电路。（10分）3设计一个组合逻辑电路，其功能是将8-4-2-1 BCD码转换成余3码，门电路不限。画出真值表并写出相应的逻辑表达式即可。（注：余3码 = BCD码 + 0011）（12分）4 设计一个四位格雷码变二进制数的转换电路，推出相应的逻辑表达式即可（12分）5（6分）用74LS151（8选一数据选择器）实现三人表决电路（即三人表决一件事，按照少数服从多数的原则）。6设计一个组合电路，用来判断输
11、入的四位8421BCD码A，B，C，D当其值大于或等于5时，输出为1，反之输出为0。写出逻辑表达式即可六、组合电路分析题1已知逻辑电路如下图所示，分析该电路的功能。2、分析下图组合逻辑电路功能。（10分）3已知电路如图所示。（其中，触发器为上升沿触发的边沿型D触发器。）（1）写出状态方程；（2）画出电路的状态转换图（3）根据状态转换图，说出电路的逻辑功能，检查电路能否自启动。（18分）4试分析如下电路，写出F的表达式。(10分)5分析下图，写出F的表达式。(15分)6下图中设初态，试分析该电路。(15分)数字电路与数字逻辑练习题二一、填空题1. （11.001)2=（ ）16=（ ）10(-1
12、101)2=（ ）原码=（ ）补码（75)10=（ ）8421BCD=（ ）余3码2. 触发器有 个稳态，存储8位二进制信息要 个触发器。3. 米利型时序电路输出信号与 和 有关,没有输入变量的时序电路又称 型电路。4. 如果某计数器中的触发器不是同时翻转，这种计数器称为 计数器，n进制计数器中的n表示计数器的 ，最大计数值是 。5. A/D转换的基本步骤是 四个步骤。6. 半导体存储器从存，取功能上可以分为 和 。二、单项选择题1在下列（ ）输入情况下，与非运算的结果等于逻辑0。 全部输入0 仅有一端输入0 全部输入1 仅有一端输入12下列器件中，属于组合逻辑电路的是（ ）。 计数器和全加器
13、 寄存器和比较器 计数器和寄存器 全加器和比较器3一个8421BCD码计数器，至少需要（ ）个触发器。 3 4 5 104一个16选一数据选择器，其地址输入端有（ ）个。 1 2 4 85不符合常用逻辑关系的说法是（ ）。 有0出0，全1出1 有0出1，全1出0 有1出1，全0出0 有0出0，有1出1DCP Q Q J K6将JK触发器转换成D触发器，其转换电路中的虚线框处应是（ ）。 与非门异或门连接线非门三、判断题1 一个逻辑函数的对偶式只是将逻辑函数中的原变量换成反变量，反变量换成原变量。2 卡诺图方格中1所对应的最小项之和组成原函数。3 维持阻塞D触发器克服了空翻。4 双向移位寄存器电
14、路中没有组合逻辑电路。5 集电极开路门有高电平、低电平、高阻等状态。6 锁存器是克服了空翻的寄存器。7 或非门组成的RS触发器的约束条件是RS=0。8 触发器的输出是现态函数。9 编码器可以构成函数发生器。10、 逻辑函数化简后的结果是唯一的。11、四、计算题1集成电路定时器555构成的定时电路和输入波形Vi如图所示，已知输入波形V1的周期为T1=500ms。（1）请说明该电路组成什么功能的脉冲电路？（2）试画出所对应的输出电压Vo的工作波形。（3）求出暂稳宽度tw和输出波形的周期。（8分）五、简答题（8分）2试用2片648位的RAM组成1288位的存储器。（8分）3用74LS138（3-8译
15、码器）和与非门组合实现逻辑函数 的组合逻辑电路，并说明功能。4组合逻辑电路如图，试写出F的最简表达式，并说明功能。&FAB六、画图题1用两个74LS138设计一个4-16的译码器。（10分）2.下降沿触发的主从RS触发器输入信号波形如下图所示，请画出输出端Q、的对应波形。（设触发器初态为0）3. 上升沿触发的维持-阻塞D触发器输入信号波形如下图所示，请画出输出端Q、的对应波形。（设触发器初态为0）4. 如题下图所示的电路和波形，试画出Q端的波形。设触发器的初始状态为Q=0。5、F（A，B，C，D）=m（0，2，5，7，8，10，13，15）6.用74LS138设计一个电路实现函数F = AB+
16、 B C（10分） 七、分析题1、分析如下的时序逻辑电路图，画出其状态表和状态转换图，并做出输入信号为011011111的输出波形，触发器的初态为00。（14分）2分析下面的电路图，画出其状态表和状态图，并说明电路的功能3.分析下面的电路图，说明其功能4.分析下面的电路图，画出其状态表。八、设计题1、试用正边沿JK触发器设计一个同步时序电路，其状态转换图如图所示。（10分） 2用D触发器设计一个“0011”序列检测器， 要求用一个输出信号来表示检测结果。（20分）3试设计一个8421BCD码的检码电路。要求当输入量DCBA2或7时，电路输出F为高电平，否则为低电平。用与非门设计该电路，写出F表
17、达式。（6分）4分析下图所示的各逻辑电路，分别写出图（a）,(b)中F1（A，B，C，D）的最简与或表达式，F2（A，B，C，D）的最小项表达式以及F3（A，B，C，D）的最大项表达式。（6分）5. （6分）按步骤分析图示时序逻辑电路，画出在CP作用下的状态转换图，并判定有无自启动特点。（设初态）J0 CP K0 &CPJ1 CP K1 J2 CP K2 Q0Q1Q26 A、B、C、D、E、F六名学生中选拔若干名去留学，人选的配备要求如下： A、B二人中至少去1人； A、D不能一起去； A、E、F三人中要派两人去； B、C两人中都去或都不去； C、D两人只能去1人； 若D不去，则E也不去。请问
18、：应选哪几名学生?（10分）7.用JK触发器设计一个“111”序列检测器，允许重复，要求用一个输出信号来表示检测结果。（16分）8. 试用74161设计一个同步十进制计数器，要求采用两种不同的方法。（10分）9.试设计一个4输入、4输出逻辑电路。当控制信号C=0时，输出状态与输人状态相反；当C=1时输出状态与输入状态相同。(10分)10.用D触发器设计一个模6计数器写出表达式即可。（10分）11用D触发器设计一个“1001”序列检测器， 要求用一个输出信号来表示检测结果写出表达式即可。（20分）12.试用正边沿D触发器设计一个1100序列检测器，它有一个输入端和一个输出端，写出输出方程和驱动方程即可。13.设计一个带控制端的组合逻辑电路，控制端X=0时，实现F=A+B，控制端X=1时，实现，请用74LS138 和必要的门电路实现。(10分)14.画出符合以下关系的010序列检测器的状态转换图，X为序列输入，Z为检测输出。(10分)X：1010101010Z：000100010015.设计一个同步四进制加法计数器, 用D触发器。（15分）16.设计一个余3码转换成8421码的转换电路写出表达式即可。17.用D触发器设计一个“1000”序列检测器， 要求用一个输出信号来表示检测结果。（20分）