《数电课程设计-多功能数字钟.doc》由会员分享，可在线阅读，更多相关《数电课程设计-多功能数字钟.doc（35页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、Four short words sum up what has lifted most successful individuals above the crowd: a little bit more.-author-date数电课程设计-多功能数字钟目 录目 录摘要 IAbstract 1 数字钟的构成 11.1方案设计 2 1.1.1总方案设计 2 1.1.2部分电路方案设计 22 数字钟单元电路的设计 42.1 振荡器电路设计4 2.2 时间计数单元设计42.2.1 集成异步计数器74LS9052.2.2 用74LS90构成秒和分计数器电路 62.2.3 用74LS90构成时计数器电
2、路 72.2.4 时间计数单元总电路 82.3 译码显示单元电路设计 92.3.1 译码器74LS48 92.3.2 显示器LG5011AH112.3.3 译码显示电路122.4 校时单元电路设计13 2.5 报时电路设计13 2.6 闹钟电路设计153 数字钟的实现电路及其工作原理164仿真结果175 电路的安装与调试196课程设计心得与体会 19参考文献 20附录1 211 数字钟的构成 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频
3、器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，当计时出现误差时，可以用校时电路校时、校分。还可实现整点报时和闹钟的功能。如图 1.1所示为数字钟电路系统的组成框图。显示器 显示器 显示器译码器 译码器 译码器 24进制 60进制 60进制 整点报时及闹钟校时 校分晶体振荡器 分频器图1-1数字钟电路系统的组成框图1.1方案设计 1.1.1总的方案设计： 方案一
4、：用各种门电路直接搭接数字钟电路，但此种方案花时间较多，所需元件众多，电路复杂。 方案二：用计数器74LS90以及译码器74LS48等芯片组成电路，所需连线较第一种简单很多，很容易实现。 方案三：用单片机实现计数及显示等，这种方案简单明了，只需要写好程序就可以，很容易达到任务要求。但单片机对个人能力要求较高，需要系统的学习。综上，由于本人还没有学单片机所以决定采用第二种方案。1.1.2 部分电路方案设计：振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。通常选用石英晶体构成振荡器电路构成振荡器。也可以由555定时器组成。方案
5、一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。图1.1 555与RC组成的多谐振荡器图-方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。图 1.2 石英晶体振荡器图方案三：由集成逻辑门与RC组成的时钟源振荡器。图 1.3 门电路组成的多谐振荡器图经论证石英晶体振荡器产生的时间信号准确度较高，但做1hz的时钟信号需要分频器，电路会较复杂，采用门电路精度很低不宜使用，综上应选择由555定时器组成的多谐振荡器产生
6、时间信号。时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 显示电路的组成主要是数码管，数码管由7个发光二极管组成，行成一个日字形，它门可以共阴极，也可以共阳极，本设计中为共阴极七段显示LED数码管。2 数字钟单元电路的设计 2.1振荡器电路设计 图2.1 用555定时器组成振荡器的电路2.2时间计数单元设计时间计数单元由时
7、计数、分计数和秒计数等几个部分组成。时计数单元为24数器计数，其输出为两位8421BCD码形式，分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。本实验采取了用两块74LS90芯片进行级联来产生60进制和24进制计数器。2.2.1集成异步计数器74LS9074LS90是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。如图2-2为74LS90引脚图，表2.1为74LS90的功能表。1 2 3 4 5 6 7INA NC QA QD GND QB QC INB R01 R02 NC Vcc R91 R92 74LS9014 13 12 11 1
8、0 9 8图2.2 74LS90引脚图表2.1 74LS90的功能表输 入输 出功 能清 0置 9时 钟QD QCQBQAR01、R02R91、R92INA INB 1100 0000清 00011 1001置 90 00 0 1QA 输 出二进制计数1 QDQCQB输出五进制计数 QAQDQCQBQA输出8421BCD码十进制计数QD QAQDQCQB输出5421BCD码十进制计数1 1不 变保 持通过不同的连接方式，74LS90可以实现四种不同的逻辑功能，而且还可借助R01、R02对计数器清零，借助S91、S92将计数器置9。其具体功能详述如下：(1)计数脉冲从INA输入，QA作为输出端，
9、为二进制计数器。(2)计数脉冲从INB输入，QDQCQB作为输出端，为异步五进制加法计数器。(3)若将INB和QA相连，计数脉冲由INA输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。(4)若将INA与QD相连，计数脉冲由INB输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。(5)清零、置9功能。a) 异步清零 当R01、R02均为“1”，S91、S92中有“0”时，实现异步清零功能，即QDQCQBQA0000。b) 置9功能当S91、S92均为“1”；R01、R02中有“0”时，实现置9功能，即QDQCQBQA1001。2.2.2
10、用74LS90构成秒和分计数器电路秒个位计数单元为10计数器，无需进制转换，只需将QA与INB相连即可。INA与1HZ秒输入信号相连，QD可作为进位信号与十位计数单元的INA相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法为：将QB ，QC分别与两个清零端R01，R02相连接。QC可作为进位信号与分个位的计数单元的INA相连，如图2.3所示。图2.3 秒和分计数器的连接电路图分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，也是分个位计数单元的QD作为进位信号与分十位计数单元的INA相连，分十位计数单元的QC作为进位信号应与时
11、个位计数单元的INB相连。秒十位计数单元为6进制计数器，需要进制转换，将10进制计数器转换为6进制计数器的电路连接方法为：将QB ，QC分别与两个清零端R01，R02相连接。 2.2.3用74LS90构成时计数器电路时个位计数单元电路结构仍与秒个位计数单元相同，但是要求整个时计数单元应为24进制计数器，所以在两块74LS90构成的100进制中截取24，就得在24的时候进行异步清零。清零方法为：将两片74LS90的两个清零端R01和R02分别连接起来，再将时个位的QB 与R01相连，将时十位的QC 与R02相连接。如图2-4所示电路 图2.4 时计数器连接电路图2.2.4 时间计数单元总电路如图
12、2.5所示电路为数字钟的时间计数单元电路连接图，从图中可以看出，所有的置9端及接地端都接地，所有74LS90的VCC都接上电源。图2.5 数字钟的时间计数单元电路连接图2.3译码显示单元电路设计 计数器实现了对时间的累计以8421BCD码形式输出，译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为七段数码管的正常工作提供足够的工作电流。译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号
13、等。译码器可以分为通用译码器和显示译码器两大类。用于驱动LED七段数码显示常用的有74LS48。2.3.1译码器74LS4874LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED七段共阴极显示数码管。其功能是把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。由74LS48和LED七段共阴极数码管组成一位数码显示电路。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字显示。在译码器输出与数码管之间串联的R为限流电阻。当数字钟的计数器在CP脉冲的作用下，就应将其状态显示成清晰的数字符号， 74
14、LS48的管脚如图2-6。在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。BI是灭灯输入，可以使显示灯熄灭。RBI是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。Vcc f g a b c d e B C LT BI/RBO RBI D A GND1 2 3 4 5 6 7 816 15 14 13 12 11 10 974LS48图2.6 74LS48 的管脚图74LS48的功
15、能：74LS48的功能表如下表所示：表2.2 74LS48 BCD七段译码驱动器功能表74LS48引脚功能-七段译码驱动器功能表十进制数输 入BT/RB0输 出LTRBIABCDabcdefg0H/0000H11111111H/0001H01100002H/0010H11011013H/0011H11110014H/0100H01100115H/0101H10110116H/0110H00111117H/0111H11100008H/1000H11111119H/1001H1110011（1）译码功能：将LT，RBI和BI/RBO端接高电平，输入十进制数09的任意一组8421BCD码（原码），
16、则输出端ag也会得到一组相应的7位二进制代码（74LS48驱动共阴极，输出3FH、06H、5BH；74LS47驱动共阳极，输出COH、F9H、A4H）。如果将这组代码输入到数码管，就可以显示出相应的十进制数。（2）试灯功能：给试灯输入加低电平，而BI/RBO端加高电平时，则输出端ag均为高电平。若将其输入数码管，则所有的显示段都发亮。此功能可以用于检查数码管的好坏。（3）灭灯功能：将低电平加于灭灯输入时，不管其他输入为什么电平，所有输出端都为低电平。将这样的输出信号加至数码管，数码管将不发亮。（4）动态灭灯功能：RBI端为灭零输入端，其作用是将数码管显示的数字0熄灭。当RBI=0，且DCBA=
17、0000时，若LT=1，ag输出为低电平，数码管无显示。利用该灭零端，可熄灭多位显示中不需要的零。不需要灭零时，RBI=1。2.3.2显示器LG5011AH图2-7是共阴极式LED数码管的原理图，使用时公共阴极接地，使每个发光二极管都处于导通状态，而且这7个发光二极管a到g分别由相应的BCD七段译码器来驱动。图 2.7 共阴极LED数码管的原理图在这里，我们选用型号为LG5011AH的数码管，LG5011AH的管脚功能图如图2-8所示， abfcgde1234567abcdefgLG5011AH图2.8 LG5011AH的管脚图2.3.3译码显示电路译码显示电路由共阴极译码器74LS48和七段
18、数码管LED组成。74LS48和LG5011AH的连接图如图2-9所示。 74LS48LG5011AHBI/RBO453A7B1C2D6a13b12c11d10e9f15g14abfcgde1234567abcdefgLTRBI图2.9，译码显示电路2.4 校时单元电路设计 通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中，并加入了0.01uf的电
19、容来防抖动。即如图所示： 图2.10 校时单元电路2.5 报时电路设计采用仿广播台整点报时的功能：每当数字钟计时快要到正点时候发出响声，通常按照四低音，一高音的顺序发出间断声，以最后一声高音结束的时刻为正点时刻。4低音（约500Hz）分别发生在59分51秒、发生在59分53秒、发生在59分55秒、发生在59分57秒、，最后一声高音（约1KHz）发生在59秒。在这里将举例来说明它的工作原理。要求上午7时59分发出闹时信号，持续1分钟。设计如下：7时59分对应数字钟的时时个位计数器的状态为，分十位计数器的状态为，分个位计数器的状态为，若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路
20、，就可以使音响电路正好在7点59分响，持续1分钟后（即8点）停响。所以闹时控制信号Z的表达式为式中，M为上午的信号输出，要求M=1。如果用与非门实现的逻辑表达式为：在该电路图中用到了4输入二与非门74LS20，集电极开路的2输入四与非门74LS03，因OC门的输出端可以进行“线与”，使用时在它们的输出端与电源+5V端之间应接一电阻RL。RL的值由下式决定： =0.4V,=0.4mA,=2.4V,=50uA,=8mA,=100Ua;m为负载门输入端总个数。取RL=3.3K。如果控制1KHz高音和驱动音响电路的两极与非门也采用OC门，则RL的值应该重新计算。由电路图可以看见，上午7点59分，音响电
21、路的晶体管导通，则扬声器发出1KHz的声音。持续1分钟到8点整晶体管因为输入端为“0”而截止，电路停闹。 2.11 报时电路2.6闹钟电路设计数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。 图2.12 闹钟电路3 数字钟的实现电路及其工作原理数字钟的完整电路图如图3.1所示：图3.1数字钟原理图4 仿真结果4.1 时钟结果仿真 4.2 报时电路仿真 4.3 闹钟电路仿真4.4 仿真结果分析经测试之后，电路可以实现设计要求，可以实现数字钟的基本功能，有译码、七段数码显示
22、功能，能显示时、分、秒计时的结果，比如计数，同时多功能模块校时功能和报时功能及闹钟功能都可以使用。基于仿真结果可以认定，此次多功能数字钟的设计是成功的。5电路的安装与调试安装与调试步骤：按照图3.1所示的数字钟系统组成框图，先将秒个位、秒十位、分个位、分十位、时个位、时十位分级焊接，在经过调试没有出现问题后再将它们一一逐级级联，级联后再进行整体计时电路的调试，若此电路能够进行正常计数，那么一个完整的计时电路就出来了。最后分别进行秒脉冲发生器及调时电路的安装，经调试没有出现问题，再将它们与计时电路连接。最后进行整体电路（即数字钟）的调试。6课程设计心得体会通过本次课程设计,我明白了一个道理:无论
23、做什么事情,都必需养成严谨,认真,善思的工作作风.我这毕业设计由于我采用的是数字电路来实现的,所以电路较复杂,但是容易理解.每一部分我都能理解并且能有多种设计方法.时间很紧，从开始准备课设到结束大约一个星期的时间，在这期间还要准备各种考试考完了就要进行答辩显得很匆忙。买回来原件就按照电路总图进行焊接，看着密密麻麻的交叉线作为一个很少动手焊接的人来说心里有点发虚，感觉好难。只得硬着头皮继续做下去，虽然老出错还弄的很慢还老碰到电烙铁，但慢慢的就越来越熟练了，让我明白了熟能生巧只有平时多练到要运用这个技能的时候才会很熟练。虽然基本上元件都焊上去了也努力了啊，但由于本身能力有限加上时间很紧，结果没有预
24、想的效果也是早就想到的。享受的是这个过程，结果与预想的一样固然很让人兴奋但没有达到预定的目的也没有什么关系，至少锻炼了下自己的动手能力，了解了不管做什么事细心有耐心是很重要的。总之从这次数电课设中得到了很多东西，同时也暴露出自己的许多不足，在以后的学习过程中要慢慢的去弥补这些不足。参考文献1 伍时和主编. 数字电子技术基础. 清华大学出版社，2009年4月2 吴友宇主编. 模拟电子技术基础. 清华大学出版社，2009年5月3 吕思忠主编. 数子电路实验与课程设计. 哈尔滨工业大学出版社，2008年1月4 高吉祥主编电子技术基础实验与课程设计北京：电子工业出版社，20025 彭介华主编. 电子技术课程设计指导. 高等教育出版社，2002年附录1： 元器件清单器件型号用途介绍数量7seg-com-cat数码显示器674LS48译码器674LS90二-五,十进制计数器774LS92十二分频计数器2555555定时器1Res电阻5Cap电容2Speaker扬声器2Button开关2Nand与非门5Nand_44输入与非门2Not非门474LS204输入端双与非门274LS03集电极开路2输入端四与非门274LS002输入端四与非门1NPNNPN1