简易数字电子钟.doc

《简易数字电子钟.doc》由会员分享，可在线阅读，更多相关《简易数字电子钟.doc（48页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、Four short words sum up what has lifted most successful individuals above the crowd: a little bit more.-author-date简易数字电子钟目录XXX大学电子技术课程设计报告（仿真电路使用proteus7.7制作） 题 目 简易数字电子钟 学院（部） 专 业 班 级 学生姓名 12 月 27 日至 1 月 7 日 共 2 周 指导教师（签字） 目录摘要-21. 课程设计名称-32. 关键字-33. 课程设计要求-34. 课程设计内容-310 第一章 系统概述-34 第二章 单元电路设计与分析

2、-48 第三章 系统综述，总体电路图-89 第四章 总结结束语-105. 元器件明细表-10126. 设计中的收获与体会-12137. 参考文献-13 摘要 数字电子钟是一种用数字显示秒分时的记时装置，与传统的机械钟相比，他具有走时准确显示直观无机械传动装置等优点，因而得到了广泛的应用.。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 时钟采用24小时制计时法，它是由数字脉冲发生电路、计数电路、译码电路、校时电路以及显示器等组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易，制造成本低等优点

3、。1. 课程设计名称 简易数字电子钟2. 关键字 数字电子钟 振荡电路 计数器 译码器 数码管 校时电路3. 课程设计要求 （1）设计一个具有“时”，“分”，“秒”（24小时制计时，显示23小时59分59秒）显示，且有校时功能的数字电子钟； （2）用中小规模集成电路组成电子钟； （3）画出框图和逻辑电路图，写出设计实验总结报告。4. 课程设计内容 第一章 系统概述 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。 实验中的数字电子钟使用555集成芯片构成多谐振

4、荡器产生计时脉冲信号，通过分频器（74LS90集成芯片）使脉冲信号达到标准的秒脉冲信号（即产生频率为1HZ的信号）。秒、分、时分别为60、60和24进制计数器。秒、分均为六十进制，即显示0059，它们的个位为十进制，十位为六进制。分秒功能的实现是用两片74LS161组成60进制递增计数器。时为二十四进制计数器，显示为0023， 当十进位计到2，而个位计到4时清零，就为二十四进制。时功能的实现也是用两片74LS161组成24进制递增计数器。对计数信号采用74LS48集成芯片实现译码，使用6个共阴极七段数码管显示时，分，秒的计数。通过组合逻辑电路对时钟的“分”，“时”进行校时，为避免校时中机械开关

5、产生的抖动，所以在校时电路中加入RS锁存器，开关每按压一次，输出信号改变一次。 时钟电路框图如图1. 图1 第二章 单元电路设计与分析 (1) 振荡器 振荡器是数字电子时钟的核心部分，其作用是产生一个标准频率的脉冲信号，信号振荡频率的精度和稳定度决定了数字钟的质量。本实验中采用555集成芯片与RC构成多谐振荡器产生脉冲信号（如图2），信号从“3”脚输出，。调节Rp可以改变脉冲信号的频率。一般来说，振荡频率越高，产生信号的精确度越高，但是，同时振荡频率增大耗电量也会增加。试验中，微调Rp使信号的输出频率为1kHZ。（若要对精确度具有更高要求的时候，可以采用石英晶体振荡器产生脉冲信号） （2）分频

6、器 由于振荡器产生的频率很高（f=1kHZ），要得到标准的秒脉冲信号，需要分频电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。因此，可以采用三片74LS90集成芯片（二五十分频器）来实现分频。计数脉冲从输入，若为输出时实现二分频；当与相连，作为输出端时，电路实现十分频。三片74LS90均采用十分频连接，从而得到需要的1HZ标准秒脉冲信号。电路如图3.。 图3 （3）计数器 标准秒脉冲信号经过6级计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制计数，“时”为二十四进制计数。 六十进制计数器 由分频器来的脉

7、冲信号，首先送到“秒”计数器进行累加，秒计数器应完成一分钟之内的秒数目的累加，并达到60秒时产生一个向分钟的进位信号。因此，可以选用两片74LS161集成芯片组成60进制计数器。其中，“秒”个位为十进制，“秒”十位为六进制。电路如图4.。 图4 由图可知CR（MR）接高电平，秒信号脉冲从CLK端输入进行十进制记数，满十输出进位信号，即中的=1010时计数器清零，同时输出进位信号，此信号用于控制秒十位计数器的记数。秒十位计数器为六进制计数器，Q1、Q2的输出端通过与非门输出构成清零复位信号给CR（MR）端，当中的=0110时计数器清零，从而构成六进制计数器，同时输出向“分”计数器的进位信号。分计

8、数器的组成电路与秒计数器的组成电路完全相同。不过进入CP的脉冲信号为秒十位进位信号输入的信号。二十四进制计数器数字电子钟采用24小时制计时法，因此在“时”计数上采取二十四进制计数器。由“分”十位进位的脉冲信号，首先送到“时”个位计数器，“时”个位计数器由74LS161集成芯片构成十进制计数，计数信号满10向十位进位，“时”十位也是用74LS161芯片构成3进制计数器。 电路如图5 图5由图可知，来自“分”十位的进位信号进入“时”个位计数器，计数器满10清零，即当计数器的=1010时，同时向“时”十位计数器送入脉冲信号。当中的=0100且中的=0010时，计数器，同时清零，即完成24进制计数。

9、（4）译码器及数码管 译码是把给定的代码进行翻译, 将时、分、秒计数器输出的四位二进制代码翻译为相应的十进制数, 并通过LED 显示器显示, 通常LED 显示器与译码器是配套使用的。实验中选用的七段译码驱动器(74LS48集成芯片) 和数码管(LED) 采用共阴极接法。电路如图6 图6 （5）校时电路 通常情况下，时钟开始计时与标准时间不同，时钟采用输入脉冲信号给“时”，“分”校正，电路如图7 图7 由图7可知，当开关S向A闭合（自动闭合）时，时钟正常计数，当开关向B闭合（手动闭合）时，每按压一次输出一个脉冲，即计数器计数增加1。在按压按开关键时，由于机械开关的接触抖动，往往在几十毫秒内电压会

10、出现多次抖动，相当于连续出现了几个脉冲信号。显然，用这样的开关产生的信号直接作为电路的驱动信号可能导致电路产生错误动作，这些情况下是不允许的。为了消除开关的接触抖动，因此在机械开关与被驱动电路间接接入一个基本RS触发器。当S为 0， R1（即开关向B闭合时），可得出CPl， 0。当按压按键时，开关向A闭合，S1，R0，可得出 CP0，1，改变了输出信号的状态。若由于机械开关的接触抖动，则R的状态会在0和1之间变化多次，若 Rl，由于A0，因此G2（A）门仍然是“有低出高”，不会影响输出的状态。同理，当松开按键时， S端出现的接触抖动亦不会影响输出的状态。因此，图7所示的电路，开关每按压一次，输

11、出信号CP仅发生一次变化。这样就可以对时钟的“时”，“分”进行手动校正。为使时钟具有更加准确的计时，可采用等待校时对”秒“进行校正。如图8， 图8 当开关SW3闭合时，时钟正常计数；当开关断开时，计数器停止计数，时钟可以进行对“秒”的校正，当标准时间与时钟显示的时间相同时，闭合开关SW3，这样就实现了对“秒”的校正。第三章 系统综述，总体电路图 电路通电后，由于计数器和译码器驱动电路的状态不同，数字电子钟的显示时间要通过校时电路来调整。 555构成多谐振荡器产生的f=1Hz的标准时间信号经过三个74LS90二-五-十进制计数器级联分频后，从第三个74LS90的脚输出f=1Hz的秒方波信号，它既

12、是秒计数器的计数脉冲，同时又作为时、分校正电路的校正信号（对分，时的校正也可以手动输入信号）。 秒脉冲信号送入秒计数器的个位进行计数，秒计数器个位从0开始计数，到9后输出进位信号，秒十位计数器加1，如此循环下去，当秒十位计数到6时 ，向分计数器送出进位信号，从而完成秒六十进制计数；分六十进制计数器工作原理与秒计数器完全相同；时计数器的个位在分计数器输入的进位信号作用下进行09的计数，到9后再接受到分进位信号，时个位输出1，输出计数脉冲使时十位的计数器加1，当时十位和时个位显示23点时，再有分进位信号脉冲输入时清零，显示为00点。时钟显示最大计数为23:59:59。各计数器的输出端输出的BCD码

13、，分别送入相应的74LS48译码驱动集成电路译码，输出到LED共阳极数码管进行时间的显示。整体电路如图9 图9第四章 总结结束语 利用中小规模的集成电路设计了一台数字电子钟。该数字电子钟具有显示当前时、分、秒的时间、校时等功能。在该系统中集成计数器是关键部件，由它构成了60进制秒计数器、60进制分计数器和24进制时计数器，并用译码器，LED七段数码显示器显示这三个计数器的输出。在校时电路中，秒校时电路和分、时校时电路分别采用等待校时和输入脉冲校时来校对当前的显示时间。 在试验中，一般采用555构成多谐振荡器，或使用石英晶体振荡器产生脉冲信号，一般认为，振荡频率越高则精度越高，但是频率升高也会增

14、加耗电量，所以在本实验中选用555多谐振荡器产生1KHZ的方波脉冲信号，经过分频后降为1HZ的信号输入到秒计数器，电路开始计数时，有一定的示数显示，整个电路并非从零开始计数。这对于数字电子钟的应用没有影响，因为电子钟本身就需要时钟校正电路。通过校正电路对时钟进行校正，使之与当前的标准时间相吻合。在使用机械开关对时钟进行较正时，时常会在电路中发生抖动，对此可以加入RS锁存器避免抖动产生的影响，用此方法可以对时钟进行手动输入信号校正。也可以直接将校正信号接至1HZ的秒脉冲信号进行自动计数校正（若要加速校正电路，也可以将校正信号接至5HZ信号输出端，即第三片74LS90芯片的端），这样也可以避免部分

15、在按压机械开关时产生的抖动。5. 元器件明细表一 元器件明细表序号名称型号参数数量备注1555计时器NE55512二五十分频计数器74LS9033二进制加计数器74LS16164BCD七段译码器74LS4865数码显示管74EG-DIGITAL662输入端四与非门74LS003使用10个电路72输入端四与门74LS081使用1个电路8六反相器74LS041使用2个电路9电阻10WATT1K610电容AUDI01U211机械开关SW-SPDT312导线导线若干主要器件附图74LS9074LS90具有如下的五种基本工作方式：(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。(2)计数脉冲

16、从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。(5)清零、置9功能。异步清零：当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA0000。置9功能：当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA1001。 74LS161 7

17、4LS161是常用的四位二进制可预置的同步加法计数器，当清零端CR=“0”，计数器输出=0000，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端的状态分别与并行数据输入端的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0Q1Q2Q3CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器74LS4874LS48集成芯片作为BCD-七段译码器，其主要功能实现对二进制数的解码，常与数码显示管

18、配合使用，使之显示出相应的十进制数字。A，B,C,D为相应的四位二进制输入，abcdefg与数码管相对的abcdefg连接完成译码显示。6. 设计中的收获与体会 通过这次对数字电子钟的设计，让我们了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念。在此次的数字钟设计过程中,更进一步地熟悉了多种芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在计数器的连接中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.，在电路连接时注意各管脚的位置顺序。 要设计一个电路先进行软件模拟仿真再进行实际的电路制作。由于实际中芯片的特性及差异最后的成品实现功

19、能却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我们对各种电路都有了大概的了解。在本次课程设计中，让我们更加熟练地掌握芯片的功能与使用方法，而且也学会了仿真软件的应用对于电子专业的学生来说，实际能力的培养至关重要，而这种实际能力的培养单靠课堂教学是远远不够的，必须从课堂走向实践。这也是一次预演和准备毕业设计工作。通过课程设计，让我们找出自身状况与实际需要的差距，并在以后的学习期间及时补充相关知识，为求职与正式工作做好充分的知识、能力准备，从而缩短从校园走向社会的心理转型期。 通过课程设计的过程，进一步激发了我们对专业知识的兴趣，并能够结合实际存在的问题在专业领域内进行更深入的学习。7. 参考文献（1） 林涛 数字电子技术基础 清华大学出版社2006年（ISBN978-7-302-12064-3）（2） 郁汉琪 数字电路实验及课程设计是指导书 中国电力出版社2007年（ISBN978-7-5083-5232-9） 评 语 评审人：-