《2022年硬件工程师面试试题及答案.docx》由会员分享，可在线阅读，更多相关《2022年硬件工程师面试试题及答案.docx（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选学习资料 - - - - - - - - - 学而不思就惘,思而不学就殆模拟电路1、基尔霍夫定理的内容是什么？基尔霍夫定律包括电流定律和电压定律电流定律： 在集总电路中,任何时刻,对任一节点,于零；全部流出节点的支路电流的代数和恒等电压定律：在集总电路中,任何时刻,沿任一回路,全部支路电压的代数和恒等于零；2、描述反馈电路的概念,列举他们的应用；反馈,就是在电子系统中,把输出回路中的电量输入到输入回路中去；反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈；负反馈的优点： 降低放大器的增益灵敏度,转变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大
2、器的通频带,自动调剂作用；电压负反馈的特点：电路的输出电压趋向于维护恒定；电流负反馈的特点：电路的输出电流趋向于维护恒定；3、有源滤波器和无源滤波器的区分无源滤波器：这种电路主要有无源元件 R、L 和 C组成有源滤波器：集成运放和 R、C组成,具有不用电感、体积小、重量轻等优点；集成运放的开环电压增益和输入阻抗均很高,输出电阻小, 构成有源滤波电路后仍具有肯定的电压放大和缓冲作用；但集成运放带宽有限,所以目前的有源滤波电路的工作频率难以做得很高；数字电路1、同步电路和异步电路的区分是什么？同步电路： 储备电路中全部触发器的时钟输入端都接同一个时钟脉冲源,因而全部触发器的状态的变化都与所加的时钟
3、脉冲信号同步；异步电路： 电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,这有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步；2、什么是 线与 规律,要实现它,在硬件特性上有什么详细要求？将两个门电路的输出端并联以实现与规律的功能成为线与；在硬件上,要用 OC门来实现,同时在输出端口加一个上拉电阻；由于不用 OC门可能使灌电流过大,而烧坏规律门；3、说明 setup 和 hold time violation,画图说明,并说明解决方法；（威盛 VIA2003.11.06 上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的
4、时间要求；建立时间是指触发器的时钟信号上升沿到来以前,数据稳固不变的时间；输入信号应提前时钟上升沿（如上升沿有效） T 时间到达芯片,这个 T 就是建立时间 -Setup time. 如不满意 setup time, 这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器；保持时间是指触发器的时钟信号上升沿到来以后,数据稳固不变的时间；假如 hold time不够,数据同样不能被打入触发器；建立时间 Setup Time 和保持时间（ Hold time）；建立时间是指在时钟边沿前,数据信号需要保持不变的时间；保持时间是指时钟跳变边沿后数据信号需要保持不变的时间；假如
5、数据信号在时钟沿触发前后连续的时间均超过建立和保持时间,时间裕量和保持时间裕量；那么超过量就分别被称为建立4、什么是竞争与冒险现象？怎样判定？如何排除？（汉王笔试）名师归纳总结 - - - - - - -第 1 页,共 4 页精选学习资料 - - - - - - - - - 学而不思就惘,思而不学就殆在组合规律中, 由于门的输入信号通路中经过了不同的延时,竞争；导致到达该门的时间不一样叫产生毛刺叫冒险；假如布尔式中有相反的信号就可能产生竞争和冒险现象；解决方法：一是添加布尔式的消去项,二是在芯片外部加电容；5、名词： SRAM、SSRAM、SDRAM SRAM：静态 RAM DRAM：动态 R
6、AM SSRAM：Synchronous Static Random Access Memory同步静态随机拜访储备器；它的一种类型的 SRAM；SSRAM的全部拜访都在时钟的上升 / 下降沿启动；地址、数据输入和其它掌握信号均于时钟信号相关；这一点与异步 SRAM不同, 异步 SRAM的拜访独立于时钟,数据输入和输出都由地址的变化掌握；SDRAM：Synchronous DRAM 同步动态随机储备器6、FPGA和 ASIC 的概念,他们的区分；（未知）答案： FPGA是可编程 ASIC；ASIC: 专用集成电路,它是面对特地用途的电路,特地为一个用户设计和制造的；依据一个用户的特定要求,能以
7、低研制成本,短、交货周期供货的全定制,半定制集成电路；与 门阵列等其它 ASICApplication Specific IC 相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳固以及可实时在线检验等优点；7、什么叫做 OTP片、掩膜片,两者的区分何在？OTP means one time program,一次性编程MTP means multi time program,多次性编程OTP（One Time Program ）是 MCU的一种储备器类型MCU按其储备器类型可分为MASK掩模 ROM、OTP一次性可编程 ROM、FLASHROM等类型；MASK
8、ROM 的 MCU价格廉价,但程序在出厂时已经固化,适合程序固定不变的应用场合；FALSHROM 的 MCU程序可以反复擦写,敏捷性很强,但价格较高,适合对价格不敏锐的应用 场合或做开发用途；OTP ROM的 MCU价格介于前两者之间,同时又拥有一次性可编程才能,适合既要求肯定敏捷 性,又要求低成本的应用场合,特别是功能不断翻新、需要快速量产的电子产品；8、单片机上电后没有运转,第一要检查什么？第一应当确认电源电压是否正常；用电压表测量接地引脚跟电源引脚之间的电压,看是否是电源电压,例如常用的5V；接下来就是检查复位引脚电压是否正常；分别测量按下复位按钮和放开复位按钮的电压值,看是否正确；然后
9、再检查晶振是否起振了,一般用示波器来看晶振引脚的波形,留意应当使用示波器探头 的“ X10” 档；另一个方法是测量复位状态下的 IO 口电平,按住复位键不放,然后测量 IO 口（没接外部上拉的 P0 口除外）的电压,看是否是高电平,假如不是高电平,就多半是因 为晶振没有起振；另外仍要留意的地方是,假如使用片内 ROM的话（大部分情形下如此,现在已经很少有用外 有时用仿真器可以,部扩 ROM的了）,肯定要将 EA引脚拉高, 否就会显现程序乱跑的情形；而烧入片子不行,往往是由于EA引脚没拉高的缘故（当然,晶振没起振也是缘由只一）；名师归纳总结 经过上面几点的检查,一般即可排除故障了；假如系统不稳固
10、的话,有时是由于电源滤波不第 2 页,共 4 页好导致的； 在单片机的电源引脚跟地引脚之间接上一个0.1uF 的电容会有所改善；假如电源- - - - - - -精选学习资料 - - - - - - - - - 学而不思就惘,思而不学就殆没有滤波电容的话,就需要再接一个更大滤波电容,例如220uF 的；遇到系统不稳固时,就可以并上电容试试（越靠近芯片越好）；问 ：1、电阻电容的封装形式如何挑选,有没有什么原就？比如,同样是 104 的电容有 0603、 0805 的封装,同样是 式比较合适呢？ 10uF 电容有 3216 、0805、3528 等封装形式,挑选哪种封装形2、有时候两个芯片的引脚
11、 如芯片 A 的引脚 1, 芯片 B 的引脚 2 可以直接相连,有时候引脚之间 如 A-1 和 B-2 之间却要加上一片电阻,有什么作用？电阻阻值如何挑选？如 22 欧,请问这是为什么？这个电阻3、藕合电容如何布置？有什么原就？是不是每个电源引脚布置一片 0.1 F？有时候看到 0.1 F 和 10 F 联合起来使用,为什么？4、所谓 5V TTL 器件、 5V CMOS 器件是指什么含义？是不是说该器件电源接上 5V ,其引脚输出或输入电平就是 5V TTL 或者 5v CMOS？ 答 ：1、电阻电容的封装与元件的规格有关,简而言之,对于电阻,封装与阻值（容值）和功率有关,功率越大,封装尺寸
12、越大；对于电容,封装与容值和耐压有关,容值和耐压越高,封装尺寸越大；体会之谈,0603 封装的电容,容值最大为 225 （2.2 F）, 10 F 的电容,应当没有 0805 的封装, 而 3216 ,3528 的封装与耐压和材料有关,建议你依据详细元件参考相应的 Datasheet ；2、在芯片的引脚连线之间串入电阻,多见于信号传输上,电阻的作用是防止串扰,提高传输胜利率,有时也用来作为防止浪涌电流；电阻值一般较小,低于 100 欧姆；3、藕合电容应尽可能靠近电源引脚；耦合电容在电源和地之间的有两个作用：一方面是蓄能电容,防止由于电流的突变而使电压下降,相当于滤纹波, 故又称为去藕； 另一方
13、面旁路掉该器件的高频噪声,故又称为旁路；数字电路中典型的去耦电容值是 0.1 F；这个电容的分布电感的典型值是 5 H；0.1 F 的去耦电容有 5 H 的分布电感, 它的并行共振频率大约在 7MHz 左右, 也就是说, 对于 10MHz 以下的噪声有较好的去耦成效,对 40MHz 以上的噪声几乎不起作用；0.1 F、10 F 的电容并联使用,共振频率在 20MHz 以上,去除高频噪声的成效要好一些,较好的兼顾了去藕和旁路；体会上, 每 10 片左右 IC 要加一片 1 个耦合电容, 可选 1 F 左右；最好不用铝电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感；要使用
14、钽电容或聚碳酸酯电容；去耦电容的选用,可按 C=1/F , 10MHz 取 0.1 F,100MHz 取 0.01 F；4、泛泛地讲, 5V TTL 器件和 5V CMOS 器件统称为 5V 器件,可以讲该器件电源接上 5V ,其引脚输出或输入电平就是 5V TTL 或者 5V CMOS；但 TTL 和 CMOS 器件由于材料的不同,导致其驱动才能、功耗、上升时间、开关速度等参数迥异,分别适用不同的场合；名师归纳总结 - - - - - - -第 3 页,共 4 页精选学习资料 - - - - - - - - - 学而不思就惘,思而不学就殆 问 ：1、我是刚学习单片机系统设计的,感觉有许多地方
15、都是按体会值来挑选电阻电容的；比如,去藕电容一般是 0.1 F,上下拉电阻一般是 4.7K-10K,晶振起振电路电容似乎一般为 22pF ；仍有,电阻的封装挑选说是要按功率来说,可是怎么运算详细需要多大功率的电阻呢 .我看许多设计中似乎就是体会,大多使用 0805 或者 0603 ,电容似乎也差不多,耐压电压略微选大点应当就没问题？2、USB插座电路, 有一个电容： 0.01 F/2KV,有这么高的耐压电压电容吗？为什么在 这里需要使用这么高的耐压电容？3、何谓扇入、扇出、扇入系数及扇出系数？ 答 ：1、关于电容的挑选,与频率关系较为亲密；以晶振的匹配电容为例,主要用来匹配晶体和振荡电路使电路
16、易于启振并处于合理的鼓励态下,对频率也有肯定的“ 微调” 作用,如频率为 11.0592MHz ,就该电容取 30pF；当频率为 22.0184MHz ,就取 22pF ；另外,上拉电阻一般取值是 4.7-10K ,而下拉电阻一般取值是 10K-100K ；至于电阻的额定功率的挑选,一般取 0.25W 或 0.125W ,此时封装多为 0805 或者 0603 ；但如用于电流检测或限流作用时,需取 0.5W-3W ,封装尺寸确定大了,3216,3528 都有可能；2、 0.01 F/2KV,多数为陶瓷电容或聚丙烯电容,应是安规电容,用于电源滤波器,起 EMC及滤波作用； 所谓的安规电容,是指用于这样的场合：击,不危及人身安全；即电容器失效后,不会导致电3、扇入系数,是指门电路答应的输入端数目；一般门电路的扇入系数 Nr 为 1-5,最多不超过 8 ；如芯片输入端数多于实际要求的数目,可将芯片余外输入端接高电平 +5V或接低电平 GND；扇出系数, 是指一个门的输出端所驱动同类型门的个数,或称负载才能；一般门电路的扇出系数 Nc 为 8 ,驱动器的扇出系数 Nc 可达 25 ；Nc 表征了门电路的负载才能；名师归纳总结 - - - - - - -第 4 页,共 4 页