《2022年微电子学概论复习题及答案.docx》由会员分享，可在线阅读，更多相关《2022年微电子学概论复习题及答案.docx（32页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选学习资料 - - - - - - - - - 第一章 绪论1画出集成电路设计与制造的主要流程框架；2集成电路分类情形如何？双极 型PMOS按结构分单片集成电MOS型NMOS路类电B iMOSCMOS型B iMOS B iCMOS混合集成厚膜混合集成 路 薄膜混合集成电电路SSI集成电路规模分MSILSI 类VLSI按ULSIGSI按功能分用领数字电组 路 时合规律电路路序规律电路类拟电线 路非性电路线性电按应数字模类拟混合电路域分3微电子学的特点是什么？微电子学：电子学的一门分支学科微电子学以实现电路和系统的集成为目的,故有用性极强；微电子学中的空间尺度通常是以微米 m, 1 m106m和
2、纳米 nm, 1nm = 10-9m为单位的；微电子学是信息领域的重要基础学科 微电子学是一门综合性很强的边缘学科涉及了固体物理学、量子力学、热力学与统计物理学、材料科学、电子线路、信号 处理、运算机帮助设计、测试与加工、图论、化学等多个学科 微电子学是一门进展极为快速的学科,高集成度、低功耗、高性能、高牢靠性是微名师归纳总结 - - - - - - -第 1 页,共 18 页精选学习资料 - - - - - - - - - 电子学进展的方向微电子学的渗透性极强,它可以是与其他学科结合而产生出一系列新的交叉学科,例如微机电系统 MEMS 、生物芯片等4列举出你见到 的、想到的不同类型的集成电路
3、及其主要作用；集成电路 按用途可分为电视机用集成电路、音响 用集成电路、 影碟机 用集成电路、 录像机用集成电路、 电脑（微机）用集成电路、 电子琴 用集成电路、通信用集成电路、照相 机用集成电路、 遥控集成电路、 语言集成电路、 报警器 用集成电路及各种 专用集成电路 ；5用你自己的话 说明微电子学、集成电路的概念；集成电路（ integrated circuit）是一种微型电子器件或部件；采纳肯定的工艺,把一个电 路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起,制作在一小块 或几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的 微型结构；其中全部元件
4、在结构上已组成一个整体,使电子元件向着微小型化、低功耗 和高牢靠性方面迈进了一大步；6简洁表达微电 子学对人类社会的作用；可以毫不夸张地说,没有微电子技术的进步,就不行能有今日信息技术的蓬勃进展,微 电子已经成为整个信息社会进展的基石；随着微电子的进展,器件的特点尺寸越来越小 其次章 半导体物理和器件物理基础 1 什么是半导体？特点、常用半导体材料 什么是半导体？金属：电导率 106104W.cm-1,不含禁带；半导体：电导率 10410-10W.cm-1,含禁带；绝缘体：电导率 10-10W.cm-1,禁带较宽；半导体的特点：（1）电导率随温度上升而指数上升；（2）杂质的种类和数量打算其电导
5、率；（3）可以实现非匀称掺杂；（4）光辐照、高能电子注入、电场和磁场等影响其电导率；硅：地球上含量最丰富的元素之一,微电子产业用量最大、 也是最重要的半导体材料；硅原子序数 14的物理化学性质主要由最外层四个电子（称为价电子）打算；每个硅原子 近邻有四个硅原子,每两个相邻原子之间有一对电子,它们与两个原子核都有吸引作用,称为共价键；化合物半导体： III 族元素和 V 族构成的 III-V 族化合物,如, GaAs砷化镓 ,InSb锑 化铟,GaP磷化镓 ,InP磷化铟 等,广泛用于光电器件、半导体激光器和微波器件；2.掺杂、施主 /受主、 P 型/N 型半导体（课件）掺杂：电子摆脱共价键所需
6、的能量,在一般情形下,是靠晶体内部原子本身的热运动供应的；常温下,硅里面由于热运动激发价健上电子而产生的电子和空穴很少,它们对硅的导电性的 影响是特别微小的；室温下半导体的导电性主要由掺入半导体中的微量的杂质（简称掺杂）来打算,这是半导体能够制造各种器件的重要缘由；施主： Donor,掺入半导体的杂质原子向半导体中供应导电的电子,并成为带正电的离子；如 Si 中掺的 P 和 As（最外层有 5 个价电子）受主： Acceptor,掺入半导体的杂质原子向半导体中 供应导电的空穴,并成为带负电的离子；如 Si 中掺的 B硼）（最外层只有 3 个价电子）名师归纳总结 - - - - - - -第 2
7、 页,共 18 页精选学习资料 - - - - - - - - - N 型半导体： n 大于 p（如在硅中掺入五价杂质）P 型半导体： p 大于 n（如在硅中掺入三价杂质）3.能带、导带、价带、禁带（课件）半导体晶体中的电子的能量既不像自由电子哪样连续,也不象孤立原子哪样是一个个分立的 能级,而是形成能带,每一带内包含了大量的,能量很近的能级；能带之间的间隙叫禁带,一个能带到另一个能带之间的能量差称为禁带宽度；价带： 0K 条件下被电子填充的能量最高的能带 导带： 0K 条件下未被电子填充的能量最低的能带 禁带：导带底与价带顶之间能带 带隙：导带底与价带顶之间的能量差4.半导体中的载流子、迁移
8、率（课件）半导体中的载流子：在半导体中,存在两种载流子,电子以及电子流失导致共价键上留下的q m空位（空穴）均被视为载流子；通常N 型半导体中指自由电子,P 型半导体中指空穴,它们在电场作用下能作定向运动,形成电流；迁移率：单位电场作用下载流子获得平均速度,反映了载流子在电场作用下输运才能5.PN 结,为什么会单向导电,正向特性、反向特性,PN 结击穿有几种（课件）PN 结：在一块半导体材料中,假如一部分是 n 型区,一部分是 p 型区,在 n 型区和 p 型区的交界面处就形成了 pn 结载流子漂移 电流和扩散 电流 过程保持平稳 相等 ,形成自建场和自建势在 PN 结上外加一电压 ,假如 P
9、 型一边接正极,N 型一边接负极,电流便从 P 型一边流向 N 型一边,空穴和电子都向界面运动,使空间电荷区变窄,甚至消逝,电流可以顺当通过；假如 N 型一边接外加电压的正极, P 型一边接负极,就空穴和电子都向远离界面的方向运动,使空间电荷区变宽,电流不能流过；这就是 PN 结的单向导性；正向特性：正向偏置时,扩散大于漂移,反向特性：反向偏置时,漂移大于扩散称为 PN 结的正向注入效应；, PN 结的反向抽取作用；击穿：PN 结反偏时,电流很小,但当电压超过临界电压时,电流会突然增大；这一临界电压 称为 PN 结的击穿电压；PN 结的正向偏压一般为 0.7V,而它的反向击穿电压一般可达几十伏
10、,击穿电压与 PN 结的结构及 P 区和 P 区的掺杂浓度有关；齐纳/隧道击穿：电子的隧道穿透效应在强电场的作用下快速增加的结果；雪崩击穿 : PN 结反偏电压增大时, 空间电荷区电场增强, 通过空间电荷区的电子和空穴在电场作用下获 得足够大的能量,当与晶格原子碰撞时可以使满带的电子激发到导带,形成电子-空穴对,这 种现象成为“ 碰撞电离”；新的电子 -空穴对又在电场作用下获得足够的能量,通过碰撞电离 又产生更多的电子 -空穴对,当反偏电压大到肯定值后,载流子碰撞电离的倍增象雪崩一样,特别猛烈,使电流急剧增加,从而发生击穿；这种击穿是不行复原的名师归纳总结 6.双极晶体管工作原理,基本结构,直
11、流特性（课件）第 3 页,共 18 页工作原理：基本结构：由两个相距很近的PN 结组成- - - - - - -精选学习资料 - - - - - - - - - 直流特性 : 1. 共发射极的直流特性曲线2 . 共基极的直流特性曲线7.MOS 晶体管基本结构、工作原理、I-V 方程、三个工作区的特性（课件）基本结构：属于四端器件,有四个电极；由于结构对称,在不加偏压时,无法区分器件的源 和漏；源漏之间加偏压后,电位低的一端称为源,电位高的一端称为漏；工作原理：施加正电荷作用使半导体表面的空穴被排走,少子（电子）被吸引过来；连续增大正电压,负空间电荷区加宽,同时被吸引到表面的电子也增加；形成耗尽
12、层；电压超过肯定值 Vt ,吸引到表面的电子浓度快速增大,在表面形成一个电子导电层,反型层；I-V 方程：电流-电压表达式：线性区： Isd= p |Vgs|-|Vtp|-|Vds|/2 |Vds| 饱和区： Isd= p/2|Vgs|-|Vtp|2三个工作区的特性：线性区 Linear region ：Vds = Vgs - Vt Vgs-Vtn 不变,Vds 增加的电压主要降在L 上,由于 L子移动速度主要由反型区的漂移运动打算IdsnVgs2Vtn2截至区（ Cut off ）： Vgs Vt 0 Ids=0 8.MOS 晶体管分类 答：按载流子类型分：. NMOS: 也称为 N 沟道,
13、载流子为电子；. PMOS: 也称为 P 沟道,载流子为空穴；按导通类型分：. 增强（常闭）型：必需在栅上施加电压才能形成沟道；. 耗尽（常开）型：在零偏压下存在反型层导电沟道,必需在栅上施加偏压才能使沟道 内载流子耗尽的器件；四种 MOS 晶体管： N 沟增强型； N 沟耗尽型； P 沟增强型； P 沟耗尽型 1载流子的输运有哪些模式？对这些输运模式进行简洁的描述；答：载流子的漂移运动：载流子在电场作用下的运动名师归纳总结 - - - - - - -第 4 页,共 18 页精选学习资料 - - - - - - - - - 载流子的扩散运动：载流子在化学势作用下运动2争论 PMOS 晶体管的工
14、作原理,写出 PMOS 管的电流电压方程 ；答：PMOS: 也称为 P 沟道,载流子为空穴；PMOS 管 IV 特性 电流-电压表达式：线性区： Isd= p |Vgs|-|Vtp|-|Vds|/2 |Vds| 饱和区： Isd= p/2|Vgs|-|Vtp|2第三章 大规模集成电路基础芯片（ Chip, Die ）：没有封装的单个集成电路；硅片（ Wafer）：包含很多芯片的大圆硅片；双极规律门电路类型（几种主要的） ：电阻耦合型 - 电阻 - 晶体管规律 RTL ：二极管耦合 -二极管 - 晶体管规律 DTL 晶体管耦合 -晶体管 - 晶体管规律 TTL 合并晶体管 -集成注入规律 I2L
15、 发射极耦合规律 ECL 1 集成电路制造流程、特点尺寸 集成电路的制造过程：设计工艺加工测试封装集成电路的性能指标：集成度速度、功耗（功耗推迟积,又称电路的优值；功耗推迟积越小,集成电路的速度 越快或功耗越低,性能越好）特点尺寸（集成电路中半导体器件的最小尺度）牢靠性集成电路进展的原动力：不断提高的性能/价格比m超深亚微米 0.13 m 主要途径：缩小器件的特点尺寸、增大硅片面积缩小尺寸：0.5 m深亚微米 0.250.18 增大硅片： 8 英寸 12 英寸集成电路的关键技术：光刻技术DUV2 CMOS 集成电路特点双极型：优点是速度高、驱动才能强,COMS ：功耗低、集成度高,名师归纳总结
16、 - - - - - - -第 5 页,共 18 页精选学习资料 - - - - - - - - - 随着特点度也可以很高缺点是功耗较大、 集成度较低尺寸的缩小, 速3 MOS 开关、 CMOS 传输门特性MOS 开关 以增强型 NMOS 为例：VgVo/（Vg-Vt）ViTClVo11Vo=Vg-VtVi/（Vg-Vt）ViVg-Vt 时：输入端处于开启状态,设初始时 处于开启状态, MOS 管导通,沟道电流对负载电容Vo=0,就 Vi 刚加上时,输出端也 Cl 充电,直至 Vo=Vi；ViVg-Vt 时：输入沟道被夹断,设初始 VoVg-Vt ,就 Vi 刚加上时,输出端导通,沟道电流对
17、Cl 充电,随着 Vo 的上升,沟道电流逐步减小,当 Vo=Vg-Vt 时,输出端也夹断, MOS 管截止, Vo 保持 Vg-Vt 不变；综上所述：ViVg-Vt 时, MOS 管无损地传输信号；Vi Vg-Vt 时,Vo=Vg-Vt 信号传输有缺失,称为阈值缺失,对于高电平1 ,NMOS 开关输出端缺失一个 Vt；为明白决 NMOS 管在传输1电平、PMOS 在传输0电平常的信号缺失,通常采纳 CMOS 传输门作为开关使用； 它是由一个 N 管和一个 P管构成；工作时,NMOS管的衬底接地, PMOS 管的衬底接电源,且NMOS 管栅压 Vgn 与 PMOS 管的栅压Vgp 极性相反；Vg
18、p=1,Vgn=0 时：双管截止,相当于开关断开；Vgp=0,vgn=1 时：双管有以下三种工作状态：ViVgn+Vtn Vo=Vi ViVgn+Vtn N 管导通,ViVgp+|Vtp| P 管导通, Vi 通过双管对 Cl 充电至：Vo=Vi Vi Vgn+Vtn N 管截止,Vi Vgp+|Vtp| P 管导通,Vi 通过 P 管对 Cl 充电至：Vo=Vi 名师归纳总结 - - - - - - -第 6 页,共 18 页精选学习资料 - - - - - - - - - 通过上述分析,CMOS 传输门是较抱负的开关, 它可将信号无损地传输到输出端；4 CMOS 反相器特性 电压传输特性、
19、 PMOS 和 NMOS 工作区域 CMOS 反相器电压传输特性 VTC 2.521.510.5000.511.522.50ViVtn 时：N 管截止 P 管线性（ ViVtnV o+Vtp）,P 管无损地将 Vdd 传送到输出端：Vo=Vdd,如图 ab 段；Vtn ViVo+Vtp 时：N 管饱和 P 管线性,如图 bc 段 Vo+Vtp ViVo+Vtn 时：N 管饱和,P 管饱和,Vo 与 Vi 无关 Vo 与 Vi 的关系为一条垂直线 ,称为 CMOS 反相器的阈值电压 Vth,或转换电压,如图 cd 段；Vo+VtnVi Vdd+Vtp 时：N 管线性 P 管饱和如图 de 段；V
20、dd+VtpVi Vdd 时：N 管线性 P 管截止, Vo=0 如图 ef 段；5 CMOS 组合规律：基本规律门、复合门 基本规律门CMOS 复合规律门名师归纳总结 - - - - - - -第 7 页,共 18 页精选学习资料 - - - - - - - - - 6 反相器、二输入与非、或非门反相器与非门或非门VddViTpIpTnVoIn7 闩锁效应起因？由于寄生的可控硅效应引起CMOS 电路的电源和地之间的短路,使CMOS 集成电路失效；防止 latch-up 的方法：1、使 N 沟器件远离 N 阱,减小横向 NPN 管的 b 值；但会是芯片面积增大；2、使 Rnwell 和 Rps
21、ubs尽量小；使用完量多的阱接触孔和衬底接触孔；对于大电流器件使用爱护环：PMOS 管四周加接电源的 N+爱护环；第四章NMOS 管四周加接地的 P+爱护环；latch-up；大多数情形下,通过认真地设计版图可以排除集成电路制造工艺1集成电路工艺主要分为哪几大类,每一类中包括哪些主要工艺,并简述各工艺的主 要作用图形转换： 将设计在掩膜版 类似于照相底片 上的图形转移到半导体单晶片上 掺杂： 依据设计的需要,将各种杂质掺杂在需要的位置上,形成晶体管、接触等 制膜： 制作各种材料的薄膜* 图形转换：光刻 光刻三要素：光刻胶、掩膜版和光刻机；光刻的基本要素是掩模板和光刻胶；光刻工序：光刻胶的涂覆爆
22、光 显影刻蚀去胶光刻的目的就是在二氧化硅或金属薄膜上面刻蚀出与 Mask 上完全对应的几何图形,从而实现挑选性掺杂、腐蚀、氧化等目的；几种常见的光刻方法接触式光刻：辨论率较高,但是简洁造成掩膜版和光刻胶膜的损耗；接近式曝光：在硅片和掩膜版之间有一个很小的间隙1025m,可以大大减小掩膜版的损耗,辨论率较低 投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法,目前用的最多的曝光方式常用的腐蚀方法分为湿法刻蚀和干法刻蚀 湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法,用在线条较大的 IC3mm；优点：挑选性好；重复性好；生产效率高；设备简洁；成本低；缺点：钻蚀严峻；对图
23、形的掌握性差；名师归纳总结 - - - - - - -第 8 页,共 18 页精选学习资料 - - - - - - - - - 广泛应用在半导体工艺中：磨片、抛光、清洗、腐蚀；干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基 处于激发态 的分子、原子及各种原子基团等 与材料发生化学反应或通过轰击等物理作用而达到刻蚀 的目的 优点：各项异性好,可以高保真的转移光刻图形；* 掺杂 PN 将需要的杂质掺入特定的半导体区域中,以达到转变半导体电学性质,形成 结、电阻、欧姆接触 扩散法（ diffusion ）是将掺杂气体导入放有硅片的高温炉中,将杂质扩散到硅片 内的一种方法；有以下两种扩散方
24、式 离子注入： 将具有很高能量的杂质离子射入半导体衬底中的掺杂技术,掺杂深度 由注入杂质离子的能量和质量打算,掺杂浓度由注入杂质离子的数目 剂量打算.（需 要进行退火处理） .；离子注入目前已成为集成电路工艺中主要的杂质掺杂技术 退火： 也叫热处理,集成电路工艺中全部的在氮气等不活泼气氛中进行的热 处理过程都可以称为退火；退火作用：1、激活杂质：使不在晶格位置上的离子运动到晶格位置,以便具有电活性,产生自由载流子,起到杂质的作用；2、排除晶格损耗引起的晶体缺陷；* 制膜 氧化硅层的作用：在 MOS 电路中作为 MOS 器件的绝缘栅介质,器件的组成部分 扩散时的掩蔽层,离子注入的 有时与光刻胶、
25、 Si3N4 层一起使用 阻挡层 作为集成电路的隔离介质材料 作为电容器的绝缘介质材料 作为多层金属互连层之间的介质材料 作为对器件和电路进行钝化的钝化层材料 制作二氧化硅层的方法：热氧化法 干氧氧化 水蒸汽氧化 湿氧氧化 干氧湿氧干氧 简称干湿干 氧化法 氢氧合成氧化 化学气相淀积法 CVD:APCVD 、LPCVD 、PECVD 热分解淀积法 PVD :蒸发、溅射 溅射法 2简述光刻的工艺过程 第五章 集成电路设计 1 层次化、结构化设计概念,集成电路设计域和设计层次 分层分级设计和模块化设计将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别,这个级别可以 再分解到复杂性更低的设
26、计级别； 这样的分解始终连续到使最终的设计级别的复杂性足够 低,也就是说,能相当简洁地由这一级设计出的单元逐级组织起复杂的系统；从层次和域表示分层分级设计思想 域：行为域：集成电路的功能名师归纳总结 - - - - - - -第 9 页,共 18 页精选学习资料 - - - - - - - - - 结构域：集成电路的规律和电路组成物理域：集成电路掩膜版的几何特性和物理特性的详细实现 层次：系统级、算法级、寄存器传输级 也称 RTL 级、 规律级与电路级 2 什么是集成电路设计？依据电路功能和性能的要求,在正确挑选系统配置、电路形式、器件结构、工艺方案 和设计规章的情形下,尽量减小芯片面积,降低
27、设计成本,缩短设计周期,以保证全局优化,设计出满意要求的集成电路；3 集成电路设计流程,三个设计步骤 系统功能设计 规律和电路设计 版图设计4 模拟电路和数字电路设计各自的特点和流程 A.数字电路： RTL 级描述 规律综合 Synopsys,Ambit 规律网表规律模拟与验证,时序分析和优化 难以综合的：人工设计后进行原理图输入,再进行规律模拟标准单元库NoRTL设计描述输入RTL仿真Verilog/VHDL仿真器验证正确？规律仿真器Yes时序、面积、功耗等RTL规律综合约束条件规律综合器软件规律模拟、时序分析及优化No满意要求？Yes电路网表 输出电路实现 包括满意电路性能要求的电路结构和
28、元件参数 ：调用单元库完成；没有单元库支持： 对各单元进行电路设计,通过电路模拟与分析,猜测电路的直流、沟通、瞬态等特性,之后再依据模拟结果反复修改器件参数,直到获得中意的结果；由此可形成用户自己的单元库；单元库：一组单元电路的集合；经过优化设计、并通过设计规章检查和反复工艺验证,能正确反映所需的规律和电路功能以及性能,适合于工艺制备,可达到最大的成品率；单元库由厂家 Foundary供应,也可由用户自行建立 B. 模拟电路：尚无良好的综合软件 RTL 级仿真通过后,依据设计体会进行电路设计 原理图输入 电路模拟与验证 模拟单元库名师归纳总结 - - - - - - -第 10 页,共 18
29、页精选学习资料 - - - - - - - - - 规律和电路设计的输出：网表（元件及其连接关系）或规律图、电路图；软件支持：原理图软件、规律综合、规律模拟、电路模拟、时序分析等软件 EDA 软 件系统中已集成 ；5 版图验证和检查包括哪些内容？如何实现？DRCDesign Rule Check ：几何设计规章检查；对 IC 的版图做几何空间检查, 保证能在特定的工艺条件下实现所设计的电路,并保证肯定的成品率；ERCElectrical Rule Check ：电学规章检查；检查电源 power/地ground的短路,浮空的器件和浮空的连线等指定的电气特性；LVSLoyout versus S
30、chematic ：网表一样性检查；将版图提出的网表和原理图的网表进行比较,检查电路连接关系是否正确,晶体管的长 /宽尺寸是否匹配,电阻 /电容值是否正确等；MOSLPELayout Parameter Extraction：版图寄生参数提取；从版图中提取晶体管的尺寸、结点的寄生电容、连线的寄生电阻等参数,并产生 SPICE 格式的网表,用于后仿真验证；POSTSIM ：后仿真,检查版图寄生参数对设计的影响；提取实际版图参数、电阻、电容,生成带寄生量的器件级网表,进行开关级规律 模拟或电路模拟,以验证设计出的电路功能的正确性和时序性能等,并产生测试向量；6 版图设计规章概念, 为什么需要指定版
31、图设计规章, 版图设计规章主要内容以及表示 方法；什么是设计规章？ 考虑器件在正常工作的条件下,依据实际工艺水平 包括光刻特性、刻蚀才能、对准容差等 和成品率要求,给出的一组同一工艺层及不同工艺层之间几何尺 寸的限制,主要包括线宽、间距、掩盖、露头、凹口、面积等规章,分别给出它们的最小值,以防止掩膜图形的断裂、连接和一些不良物理效应的显现；芯片上每个器件以及互连线都占有有限的面积；它们的几何图形由电路设计者来确定；（从图形如何精确地光刻到芯片上动身,可以确定一些对几何图形的最小尺寸限制规章,这些规章被称为设计规章）制定目的： 使芯片尺寸在尽可能小的前提下,防止线条宽度的偏差和不同层版套准偏 差
32、可能带来的问题,尽可能地提高电路制备的成品率 内容： Design Rule 通常包括相同层和不同层之间的以下规定：最小线宽Minimum Width 与工艺线所最小间距Minimum Spacing 最小延长Minimum Extension 最小包围Minimum Enclosure 最小掩盖Minimum Overlay 表示方法：以 为单位：把大多数尺寸（掩盖,出头等等）商定为 的倍数,具有的工艺辨论率有关,线宽偏离抱负特点尺寸的上限以及掩膜版之间的最大套准偏差,一般等于栅长度的一半；优点：版图设计独立于工艺和实际尺寸 举例：见书 P135 以微米为单位：每个尺寸之间没有必定的比例关系
33、,提高每一尺寸的合理度；简化 度不高举例：见书 P137 7 集成电路设计方法分类 全定制、半定制、 PLD 名师归纳总结 - - - - - - -第 11 页,共 18 页精选学习资料 - - - - - - - - - 8 标准单元 /门阵列的概念,优点 /缺点,设计流程 门阵列：（设计流程）概念：外形和尺寸完全相同的单元排列 成阵列,每个单元内部含有如干器件,单元 之间留有布线通道,通道宽度和位置固定,并预先完成接触孔和连线以外的芯片加工步 骤,形成母片 依据不同的应用,设计出不同的接触孔 版和金属连线版,单元内部连线及单元间连 线实现所需电路功能 采纳母片半定制技术门阵列方法的设计特
34、点：设计周期短,设计成本低, 适合设计适当规模、 中等性能、要求设计时间短、数量相对较少的电路 不足：设计敏捷性较低；门利用率低；芯片面积铺张 ;速度较低；功耗较大；标准单元：（设计流程）一种库单元设计方法,属基于单元的布图方法 需要全套掩膜版：定制方法 概念：从标准单元库中调用事先经过细心设计 的规律单元,并排列成行,行间留有可调整的布线 通道,再按功能要求将各内部单元以及输入 /输出单 元连接起来,形成所需的专用电路 /输出单元 芯片布局：芯片中心是单元区,输入 和压焊块在芯片四周,基本单元具有等高不等宽的 结构,布线通道区没有宽度的限制,利于实现优化 布线；SC 方法特点：需要全套掩膜版
35、,属于定制设计方法 门阵列方法： 合适的母片,固定的单元数、 压焊 块数和通道间距 标准单元方法：可变的单元数、压焊块数、通道间距,布局布线的自由度增大 较高的芯片利用率和连线布通率 依靠于标准单元库, SC 库建立需较长的周期和较高的成本,特别工艺更新时 适用于中批量或者小批量但是性能要求较高的芯片设计 9 PLD 设计方法的特点, FPGA/CPLD 的概念 概念： 用户通过生产商供应的通用器件自行进行现场编程和制造,或者通过对与或矩 阵进行掩膜编程,得到所需的专用集成电路编程方式：现场编程： 采纳熔断丝、 电写入等方法对已制备好的PLD 器件实现编程, 不需要微电名师归纳总结 - - -
36、 - - - -第 12 页,共 18 页精选学习资料 - - - - - - - - - 子工艺,利用相应的开发工具就可完成设计,有些 计；PLD 可多次擦除,易于系统和电路设掩膜编程：通过设计掩膜版图来实现所需的电路功能,但由于可编程规律器件的规章结构,设计及验证比较简洁实现；PLD 和 FPGA 设计方法的特点现场编程：功能、规律设计网表编程文件PLD 器件硬件编程器编程软件掩膜编程： PLA 版图自动生成系统,可以从网表直接得到掩膜版图设计周期短,设计效率高,有些可多次擦除,适合新产品开发FPGA 与 CPLD 的区分：1、CPLD FPGA 内部结构 Product term Loo
37、k up Table 程序储备 内部 EEPROM SRAM ,外挂 EEPROM 资源类型 组合电路资源丰富 触发器资源丰富集成度 低 高使用场合 完成掌握规律 能完成比较复杂的算法速度 慢 快其他资源EAB ,锁相环保密性 可加密 一般不能保密2、FPGA 采纳 SRAM 进行功能配置,可重复编程,但系统掉电后,SRAM 中的数据丢失；因此,需在 FPGA 外加 EPROM,将配置数据写入其中,系统每次上电自动将数据引入 SRAM 中；CPLD 器件一般采纳EEPROM 储备技术,可重复编程,并且系统掉电后,EEPROM中的数据不会丢失,适于数据的保密；3、FPGA 器件含有丰富的触发器资
38、源,合电路就需要几个 CLB 结合起来实现；易于实现时序规律, 假如要求实现较复杂的组CPLD 的与或阵列结构,使其适于实现大规模的组合功能,但触发器资源相对较少；4、FPGA 为细粒度结构, CPLD 为粗粒度结构； FPGA 内部有丰富连线资源, CLB 分 块较小,芯片的利用率较高；CPLD 的宏单元的与或阵列较大,通常不能完全被应用,且宏单元之间主要通过高速 数据通道连接, 其容量有限,限制了器件的敏捷布线, 因此 CPLD 利用率较 FPGA 器件低；5、FPGA 为非连续式布线, CPLD 为连续式布线； FPGA 器件在每次编程时实现的逻 辑功能一样,但走的路线不同,因此延时不易
39、掌握,要求开发软件答应工程师对关键的路 线赐予限制； CPLD 每次布线路径一样, CPLD 的连续式互连结构利用具有同样长度的一些金属线实现规律单元之间的互连； 连续式互连结构排除了分段式互连结构在定时上的差异,并在规律单元之间供应快速且具有固定延时的通路；CPLD 的延时较小；10试述门阵列和标准单元设计方法的概念和它们之间的异同点；门阵列设计方法：半定制标准单元设计方法：定制11标准单元库中的单元的主要描述形式有哪些？分别在IC 设计的什么阶段应用？标准单元库 ：标准单元库中的单元是用人工优化设计的,力求达到最小的面积和最 好的性能,完成设计规章检查和电学验证 描述电路单元在不同层级的属
40、性的一组数据名师归纳总结 - - - - - - -第 13 页,共 18 页精选学习资料 - - - - - - - - - 规律符号（ L）：单元名称与符号、 I/O 端：用于规律图功能描述 电路结构、电学指标 拓扑版图（ O）：拓扑单元名、单元宽度高度、I/O 位置及名称 掩膜版图（ A）不 同 设 计 阶 段调用不同描述12集成电路的可测性设计是指什么？并使芯片性能缺失最什么是可测性设计？在尽可能少地增加附加引线脚和附加电路,小的情形下,满意电路可掌握性和可观看性的要求可掌握：从输入端将芯片内部规律电路置于指定状态 可观看：直接或间接地从外部观看内部电路的状态 第六章 集成电路设计的
41、EDA系统1. ICCAD 主要有哪几类,主要作用 流行的 CAD 系统：Cadence, Mentor Graphics, Viewlogic, Compass ,Panda 等,统称 EDA系统；ICCAD 系统的抱负作用：实现完全的自动化设计,设计出各种各样的电路 2. VHDL 语言的用途（1）对 IC 设计,支持从系统级到门和器件级的电路描述,并具有在不同设计层次上的 模拟验证机制（2）可作为综合软件的输入语言,支持电路描述由高层向低层的转换 3.VHDL 设计要素：实体、结构体、配置、程序包和库,各自的概念和作用 实体 Entity 描述电路的 I/O 端口 结构体 Archite
42、cture 描述电路的内部组成或者内部功能,对应于一个 配置 Configuration 打算使用哪一个 Architecture 被使用Entity ,但可以有多个结构体；Package/Package Body（程序包）：公共类型、常数、元件说明和子程序定义等 Library ：共享单元,实体,程序包等 4.VHDL 并行信号赋值语句的硬件行为模型5.VHDL 描述电路的风格 结构体对电路描述的方式：结构描述 描述电路由哪些模块、如何连接构成的；数据流描述 使用 VHDL 内建的运算符描述电路的输入输出关系；行为描述 使用进程语句,描述电路的行为或者算法；6.信号、变量的区分 信号：信号是 VHDL 中实体之间、进程语句之间以及其他并行语句之间动态数据交换的 媒介,通过信号可以把不同的实体连在一起形成更大的设计模块；变量：变量是在进程语句和子程序中用来储备局部数据的；在仿真过程中,