《2022年2022年计算机组成原理复习题及参考答案 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年计算机组成原理复习题及参考答案 .pdf（21页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1 一一选择题(每小题 1 分，共 10 分) 1 计算机系统中的存贮器系统是指_。A RAM 存贮器B ROM 存贮器C 主存贮器D 主存贮器和外存贮器2 某机字长 32 位，其中 1 位符号位， 31 位表示尾数。若用定点小数表示，则最大正小数为_。A +（1 2-32）B +（1 2-31）C 2-32D 2-313 算术 / 逻辑运算单元74181ALU 可完成 _。A 16 种算术运算功能B 16 种逻辑运算功能C 16 种算术运算功能和16 种逻辑运算功能D 4 位乘法运算和除法运算功能4 存储单元是指 _。A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放
2、一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；5 相联存贮器是按_进行寻址的存贮器。A 地址方式B 堆栈方式C 内容指定方式D 地址方式与堆栈方式6 变址寻址方式中，操作数的有效地址等于_。A 基值寄存器内容加上形式地址（位移量）B 堆栈指示器内容加上形式地址（位移量）C 变址寄存器内容加上形式地址（位移量）D 程序记数器内容加上形式地址（位移量）7 以下叙述中正确描述的句子是：_。A 同一个 CPU 周期中，可以并行执行的微操作叫相容性微操作B 同一个 CPU 周期中，不可以并行执行的微操作叫相容性微操作C 同一个 CPU 周期中，可以并行执行的微操作叫相斥性微操作D 同一个 C
3、PU 周期中，不可以并行执行的微操作叫相斥性微操作8 计算机使用总线结构的主要优点是便于实现积木化，同时_。A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了 CPU 的工作量9 带有处理器的设备一般称为_设备。A 智能化B 交互式C 远程通信D 过程控制10.某中断系统中，每抽取一个输入数据就要中断CPU 一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X 秒。另一方面，缓冲区内每存储N 个数据，主程序就将其取出进行处理，这种处理需要Y 秒，因此该系统可以跟踪到每秒_次中断请求。AN / （NX + Y ）B. N / （X + Y ）
4、N C .min1 / X ,1 / Y D. max1 / X ,1 / Y 二填空题（每小题3 分，共 24 分）名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 21 页 - - - - - - - - - 2 1存储 A._并按 B._顺序执行，这是C._型计算机的工作原理。4寻址方式按操作数的A._位置不同，多使用B._和 C._型,前者比后者执行速度快。5微程序设计技术是利用A._方法设计 B._的一门技术。具有规整性、可维护性、 C ._等一系列优点。6衡量总
5、线性能的重要指标是A._，它定义为总线本身所能达到的最高B._。PCI 总线的带宽可达C._。7显示适配器作为CRT 和 CPU 的接口，由A. _存储器， B. _控制器， C. _ 三部分组成。8DMA 技术的出现使得A. _ 可通过 B. _直接访问 C. _。三应用题1.（11分）设机器字长32 位，定点表示，尾数31 位，数符 1 位，问：（1） 定点原码整数表示时，最大正数是多少？最大负数是多少？（2） 定点原码小数表示时，最大正数是多少？最大负数是多少？2.（11分）设存储器容量为32 字，字长 64 位，模块数m = 4，分别用顺序方式和交叉方式进行组织。存储周期 T = 20
6、0ns,数据总线宽度为64 位，总线周期 = 50ns .问顺序存储器和交叉存储器的带宽各是多少？3.（11分）指令格式如下所示，OP 为操作码字段，试分析指令格式特点。31 26 22 18 17 16 15 0 4.（11 分）已知某机采用微程序控制方式，其存储器容量为51248（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4 个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：操作控制顺序控制（1）微指令中的三个字段分别应多少位？（2）画出对应这种微指令格式的微程序控制器逻辑框图。6（11 分）某机用于生产过程中的温度数据采集，每个采集器含有8 位数据缓冲寄存
7、器一个，比较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”的信号，如图B1.1 所示。主机采用外设单独编址，四个采集器公用一个设备码，共用一个接口，允许采用两种方式访问：（1）定期巡回检测方式，主机可编程指定访问该设备中的某一采集器。（2）中断方式，当采集温度比给定范围过底或过高时能提出随机中断请求，主机应能判别是哪一个采集器请求，是温度过低或过高。请拟定该接口中有哪些主要部件（不要求画出完整的连线图），并概略说明在两种方式下的工作原理。OP 源寄存器变址寄存器偏移量微命令字段判别测试字段下地址字段名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - -
8、 - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 21 页 - - - - - - - - - 3 图 B1.1 二一 选择题（每小题1 分，共 10分）1六七十年代， 在美国的 _州，出现了一个地名叫硅谷。该地主要工业是 _它也是 _的发源地。A 马萨诸塞，硅矿产地，通用计算机B 加利福尼亚，微电子工业，通用计算机C 加利福尼亚，硅生产基地，小型计算机和微处理机D 加利福尼亚，微电子工业，微处理机2若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。A 阶符与数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格
9、化数D 数符与尾数小数点后第一位数字相同为规格化数3定点 16 位字长的字，采用2 的补码形式表示时,一个字所能表示的整数范围是_。A -215 +（215 -1）B -（215 1） +（215 1）C -（215 + 1） +215 D -215 +215 4某 SRAM 芯片，存储容量为64K16 位，该芯片的地址线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，16 。5交叉存贮器实质上是一种_存贮器，它能 _执行 _独立的读写操作。A 模块式，并行，多个B 模块式串行，多个C 整体式，并行，一个D 整体式，串行，多个6用某个寄存器中操作数的寻址方式称为_寻址
10、。A 直接B 间接C 寄存器直接D 寄存器间接7流水 CPU 是由一系列叫做“段”的处理线路所组成，和具有m 个并行部件的CPU 相比，一个m 段流水 CPU_。A 具备同等水平的吞吐能力B 不具备同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力D 吞吐能力小于前者的吞吐能力8计算机的外围设备是指_。A 输入 /输出设备B 外存储器C 远程通信设备D 除了 CPU 和内存以外的其它设备9中断向量地址是：_。A 子程序入口地址B 中断服务例行程序入口地址C 中断服务例行程序入口地址的指示器D 中断返回地址二. 填空题（每题 3 分，共 24 分）1 为了运算器的A. _，采用了B. _进位， C
11、. _乘除法流水线等并行措施。2 相联存储器不按地址而是按A. _ 访问的存储器，在cache中用来存放B. _，在虚拟存储器中用来存放C. _。3 一个较完善的指令系统应包含A. _类指令， B. _类指令， C. _类指令，程序控制类指令， I/O 类指令，字符串类指令，系统控制类指令。4 硬布线器的设计方法是：先画出A. _流程图，再利用B. _写出综合逻辑表达式，然后用C. _等器件实现。5 当代流行的标准总线内部结构包含A. _总线， B. _总线， C. _总线，公用总线。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - -
12、- 名师精心整理 - - - - - - - 第 3 页，共 21 页 - - - - - - - - - 4 6 磁表面存储器主要技术指标有A._，B. _，C. _，数据传输率。7 DMA 控制器按其A. _结构，分为B. _型和 C. _型两种。8 （26）16（ 63）16 + （135）8 的值为 A. _。三 .应用题1.（11分）求证： X Y 补=X补? （-Y0 +ni 1Yi? 2-i）2.（11 分）某计算机字长16 位，主存容量为64K 字，采用单字长单地址指令，共有64 条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。3.（11 分）如图 B2.1
13、表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为 8 个存贮单元。问：（1）当 CPU 按虚拟地址1 去访问主存时，主存的实地址码是多少？（2）当 CPU 按虚拟地址2 去访问主存时，主存的实地址码是多少？（3）当 CPU 按虚拟地址3 去访问主存时，主存的实地址码是多少？图 B2.1 4.（11分）假设某计算机的运算器框图如图B2.2 所示，其中 ALU 为 16 位的加法器 （高电平工作），SA 、SB为 16 位锁存器， 4 个通用寄存器由D 触发器组成， O 端输出，名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - -
14、- - - - - 名师精心整理 - - - - - - - 第 4 页，共 21 页 - - - - - - - - - 5 图 B2.2 其读写控制如下表所示：读控制RRA0RA1 选择1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不读出写控制WWA0WA1 选择1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不写入要求： （1）设计微指令格式。（2）画出 ADD ，SUB 两条微指令程序流程图。三一选择题（每小题1 分，共 10 分）1 冯诺依曼机工作的基本方式的特点是_。A 多指令流单数据流B 按地址访问并顺序执
15、行指令C 堆栈操作D 存贮器按内容选择地址名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 21 页 - - - - - - - - - 6 2 在机器数 _中，零的表示形式是唯一的。A 原码B 补码C 移码D 反码3 在定点二进制运算器中，减法运算一般通过_来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器4. 某计算机字长32 位，其存储容量为4MB ，若按半字编址，它的寻址范围是_。A 04MB B 02M
16、B C 02M D 01M 5 主存贮器和 CPU 之间增加 cache的目的是 _。A 解决 CPU 和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU 中通用寄存器的数量6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用_。A 堆栈寻址方式B 立即寻址方式C 隐含寻址方式D 间接寻址方式9 CRT 的分辨率为10241024 像素，像素的颜色数为256，则刷新存储器的容量为_。A 512KB B 1MB C 256KB D 2MB 10为了便于实现多级中断，保存现场信息最有效的办法是采用_。
17、A 通用寄存器B 堆栈C 存储器D 外存二填空题（每小题3 分，共 24 分）1 在计算机术语中，将运算器和控制器合在一起称为A. _，而将 B. _和存储器合在一起称为C. _。2 数的真值变成机器码可采用A. _表示法， B. _表示法， C._表示法，移码表示法。3 广泛使用的A. _和 B. _都是半导体随机读写存储器。前者的速度比后者快，但 C. _不如后者高。4 形式指令地址的方式，称为A._方式，有 B. _寻址和 C. _寻址。5. CPU 从 A. _ 取出一条指令并执行这条指令的时间和称为B. _。由于各种指令的操作功能不同，各种指令的指令周期是C. _。7VESA 标准是
18、一个可扩展的标准，它除兼容传统的A. _ 等显示方式外，还支持B. _像素光栅，每像素点C. _颜色深度。8中断处理过程可以A. _进行。 B. _的设备可以中断C. _的中断服务程序。三.应用题1.（11分）已知x = - 0.01111 ，y = +0. 11001，求 x 补， -x 补， y 补， -y 补，x + y = ？ ，x y = ？2.（11分）假设机器字长16 位，主存容量为128K 字节，指令字长度为16 位或 32 位，共有 128 条指令，设计计算机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。3.（11分）某机字长32 位，常规设计的存储空间3
19、2M ，若将存储空间扩至256M ，请提出一种可能方案。4.(11 分)图 B3.1 所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器IM 最大容量为16384 字（字长 18 位） ，数据存贮器DM 最大容量是65536 字（字长 16 位） 。各寄存器均有“打入” （Rin）和“送出”（ Rout）控制命令，但图中未标出。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 21 页 - - - - - - - - - 7 图 B3.1 设处理机格
20、式为：17 10 9 0 OP X 加法指令可写为“ADD X （R1） ” 。其功能是（ AC0） + （ （Ri） + X） AC1，其中（Ri）+ X ）部分通过寻址方式指向数据存贮器，现取Ri为 R1。试画出 ADD 指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。6 （11分）图 B3.2 是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行几重中断？并分析图B3.2 的中断过程。图 B3.2 四一选择题（每小题1 分，共10 分）1. 现代计算机内部一般采用二进制形式，我国历史上的_即反映了二值逻辑的思想，它最早记载在 _上，距今以有约_千年。A
21、. 八卦图、论衡、二B. 算筹、周脾算经、二名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 21 页 - - - - - - - - - 8 C. 算筹、九章算术、一D.八卦图、周易、三2. 8 位定点字长的字，采用2 的补码表示时，一个字所能表示的整数范围是_。A . 128 +127 B. 127 +127 C. 129 +128 D.-128 +128 3.下面浮点运算器的描述中正确的句子是：_。A. 浮点运算器可用阶码部件和尾数部件实现B. 阶码部件可实现加、减、
22、乘、除四种运算C. 阶码部件只进行阶码相加、相减和比较操作D. 尾数部件只进行乘法和减法运算4. 某计算机字长16 位，它的存贮容量是64K，若按字编址，那么它的寻址范围是_ A. 0 64K B. 0 32K C. 064KB D. 0 32k 5. 双端口存储器在 _情况下会发生读 /写冲突。A. 左端口与右端口的地址码不同B. 左端口与右端口的地址码相同C. 左端口与右端口的数据码不同D. 左端口与右端口的数据码相同6. 寄存器间接寻址方式中，操作数处在_。A. 通用寄存器B. 主存单元C. 程序计数器D. 堆栈7. 微程序控制器中，机器指令与微指令的关系是_。A. 每一条机器指令由一条
23、微指令来执行B. 每一条机器指令由一段微指令编写的微程序来解释执行C. 每一条机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成10. 发生中断请求的条件是_。A. 一条指令执行结束B. 一次 I/O 操作结束C. 机器内部发生故障D. 一次 DMA 操作结束二 填空题（每小题3 分，共 24 分）1. 2000 年超级计算机浮点最高运算速度达到每秒A._次。我国的B. _号计算机的运算速度达到 C. _次，使我国成为美国、日本后第三个拥有高速计算机的国家。 2. 一个定点数由A. _和 B. _两部分组成。根据小数点位置不同，定点数有 C. _和纯整数之分。3.对存储
24、器的要求是A. _，B. _，C. _。为了解决这三方面的矛盾计算机采用多级存储体系结构。4.指令系统是表征一台计算机性能的重要因素，它的A. _和 B. _不仅影响到机器的硬件结构，而且也影响到C. _。5.当今的 CPU 芯片除了包括定点运算器和控制器外，还包括A. _，B. _ 运算器和 C. _管理等部件。6.总线是构成计算机系统的A. _，是多个 B. _部件之间进行数据传送的C. _通道7.每一种外设都是在它自己的A。_控制下进行工作， 而 A则通过 B. _和 C. _相连并受 C 控制。8.在计算机系统中，CPU 对外围设备的管理处程序查询方式、程序中断方式外，还有 A. _方
25、式， B. _方式，和 C. _方式。三. 应用题名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 21 页 - - - - - - - - - 9 1 （11 分）设 x补 =x0.x1x2xn。 求证： x = -x0 +ni 1xi2-i 3 （11 分）以知 cache 命中率 H=0.98 ，主存比 cache 慢四倍，以知主存存取周期为200ns，求 cache/主存的效率和平均访问时间。4 （11 分）某计算机有8 条微指令 I1I8，每条微指令所包含的微命令
26、控制信号见下表，aj 分别对应10 种不同性质的微命令信号。假设一条微指令的控制字段仅限8 位，请安排微指令的控制字段格式。5 （11 分） （1）某总线在一个总线周期中并行传送4 个字节的数据，假设一个总线周期等于一个总线时钟周期， 总线时钟频率为33MHZ ，求总线带宽是多少？（2）如果一个总线中并行传送64 位数据，总线频率升为66MHZ ，求总线带宽是多少？6 （11 分） 磁盘、磁带、打印机三个设备同时工作。磁盘以20s的间隔发 DMA 请求，磁带以30s的间隔发 DMA 请求，打印机以120s的间隔发DMA 请求，假设DMA 控制器每完成一次DMA 传输所需时间为 2s，画出多路D
27、MA 控制器工作时空图。五一选择题（每题1 分，共 10 分）1对计算机的产生有重要影响的是：_。A 牛顿、维纳、图灵B 莱布尼兹、布尔、图灵C 巴贝奇、维纳、麦克斯韦D 莱布尼兹、布尔、克雷2假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是_。A 11001011 B 11010110 C 11000001 D 11001001 3按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是_。A 全串行运算的乘法器B 全并行运算的乘法器C 串并行运算的乘法器D 并串型运算的乘法器4某计算机字长32 位，其存储容量为16MB ，若按双字编址，它的寻址范围是_。A 016MB B
28、 08M C 08MB D 016MB 5双端口存储器在_情况下会发生读/ 写冲突。A 左端口与右端口的地址码不同B 左端口与右端口的地址码相同C 左端口与右端口的数据码相同名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 21 页 - - - - - - - - - 10 D 左端口与右端口的数据码不同6程序控制类指令的功能是_。A 进行算术运算和逻辑运算B 进行主存与CPU 之间的数据传送C 进行 CPU 和 I / O 设备之间的数据传送D 改变程序执行顺序7由于 C
29、PU 内部的操作速度较快，而CPU 访问一次主存所花的时间较长，因此机器周期通常用 _来规定。A 主存中读取一个指令字的最短时间B 主存中读取一个数据字的最长时间C 主存中写入一个数据字的平均时间D 主存中读取一个数据字的平均时间8系统总线中控制线的功能是_。A 提供主存、 I / O 接口设备的控制信号响应信号B 提供数据信息C 提供时序信号D 提供主存、 I / O 接口设备的响应信号10IEEE1394 的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率可以是_。A 100 兆位 / 秒B 200 兆位/ 秒C 400 兆位 / 秒D 300 兆位/ 秒二填空题（每题3 分，共
30、 24 分）1 Cache是一种 A. _存储器，是为了解决CPU 和主存之间B. _不匹配而采用的一项重要硬件技术。现发展为多级cache体系， C. _分设体系。2 RISC 指令系统的最大特点是：A. _；B. _;C. _种类少。只有取数/ 存数指令访问存储器。3 并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A. _并行； B. _并行； C. _并行。4. 为了解决多个A. _同时竞争总线， B. _必须具有 C. _部件。5. 软磁盘和硬磁盘的A. _原理与 B. _方式基本相同，但在C. _和性能上存在较大差别。6选择型 D
31、MA 控制器在 A. _可以连接多个设备，而在B. _只能允许连接一个设备，适合于连接C. _设备。8流水 CPU 是以 A. _为原理构造的处理器，是一种非常B. _的并行技术。目前的 C. _微处理器几乎无一例外的使用了流水技术。三应用题1.（11 分） CPU 执行一段程序时，cache完成存取的次数为3800 次，主存完成存取的次数为200 次，已知 cache存取周期为50ns,主存为 250ns,求 cache / 主存系统的效率和平均访问时间。2.（11分）图 B5.1 所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A 组跨接端和B 组跨接端之间分别进行接线。74L
32、S139 是 2 ：4 译码器， 使能端 G 接地表示译码器处于正常译码状态。要求：完成A 组跨接端与B 组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 21 页 - - - - - - - - - 11 图 B5.1 3.（11分）运算器结构如图B5.2 所示， R1 ，R2，R3是三个寄存器， A 和 B 是两个三选一的多路开关，通路的选择由AS0 ,AS1 和 BS0，BS1端控制，例如BS0BS1 =
33、 11 时，选择 R3 ，BS0BS1 = 01 时，选择R1， ALU 是算术/ 逻辑单元。 S1S2为它的两个操作控制端。其功能如下：S1S2 = 00 时， ALU 输出= A S1S2 = 01 时， ALU 输出= A + B S1S2 = 10 时， ALU 输出 = A B S1S2 = 11 时， ALU 输出= AB 请设计控制运算器通路的微指令格式。图 B5.2 参考 答案一一选择题1. D 2. B 3. C 4. B 5. C 6. C 7. A、D 8. C 9. A 10. A二填空题1. A.程序B.地址C.冯诺依曼名师资料总结 - - -精品资料欢迎下载 - -
34、 - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 11 页，共 21 页 - - - - - - - - - 12 2. A.软件B.操作控制C.灵活性3. A.总线带宽B.传输速率C.264MB / S 4. A.刷新B.显示C.ROM BIOS 5. A.外围设备B.DMA 控制器C.内存三应用题1.解： （1）定点原码整数表示：最大正数：数值= （231 1）10最大负数：数值= - （231 1）10（2）定点原码小数表示：最大正数值= （1 2-31）10最大负数值= - （1 2-31 ）102.解：信息总量：q = 6
35、4 位 4 =256 位顺序存储器和交叉存储器读出4 个字的时间分别是：t2 = m T = 4 200ns =8 10 7 (s) t1 = T + (m 1) = 200 + 350 = 3.5 10 7 (s) 顺序存储器带宽是：W1 = q / t2 = 32 107（位 / S）交叉存储器带宽是：W2 = q / t1 = 73 107（位 / S）3.解： （1）操作码字段为6 位，可指定26 = 64 种操作，即 64 条指令。（2）单字长（ 32）二地址指令。（3）一个操作数在原寄存器（共16 个） ，另一个操作数在存储器中（由变址寄存器内容+ 偏移量决定），所以是 RS 型指
36、令。（4）这种指令结构用于访问存储器。4.解： （1）假设判别测试字段中每一位为一个判别标志，那么由于有4 个转移条件，故该字段为 4 位， （如采用字段译码只需3 位） ，下地址字段为9 位，因为控制容量为512 单元，微命令字段是（ 48 4 - 9 ）= 35 位。（2）对应上述微指令格式的微程序控制器逻辑框图B1.2 如下：其中微地址寄存器对应下地址字段，P 字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP 码，各状态条件以及判别测试字段所给的判别标志（某一位为1） ，其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。
37、图 B1.2 0 111 111 111 111 111 111 111 111 111 1111 0 111 111 111 111 111 111 111 111 111 1111 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 21 页 - - - - - - - - - 13 6 解：数据采集接口方案设计如图B1.4 所示。现结合两种工作方式说明上述部件的工作。（1） 定期检寻方式主机定期以输出指令DOA 、设备码；（或传送指令）送出控制字到A 寄存器，其中用四
38、位分别指定选中的缓冲寄存器（四个B 寄存器分别与四个采集器相应）。然后，主机以输入指令DIA 、设备码； （或传送指令）取走数据。（2） 中断方式比较结果形成状态字A，共 8 位，每二位表示一个采集器状态：00 正常 ，01 过低 ，10 过高。有任一处不正常（A中有一位以上为“ 1” ）都将通过中断请求逻辑（内含请求触发器、屏蔽触发器）发出中断请求。中断响应后，服务程序以DIA、设备码；或传送指令）取走状态字。可判明有几处采集数据越限、是过高或过低，从而转入相应处理。图 B1.4 二答案一.选择题1. D 2. C 3. A 4. D 5. A 6. C 7. A 9. D 10. C 二.
39、 填空题1.A.高速性B.先行C.阵列。2.A.内容B.行地址表C.页表和快表。3.A.数据传送B.算术运算C.逻辑运算。4.A.指令周期B.布尔代数C.门电路和触发器。5.A.数据传送B.仲裁C.中断和同步。6.A.存储密度B.存储容量C.平均存取时间。7.A.组成结构B.选择C.多路。8.A.（58）10三应用题1.证明：设 x补=x0 x1x2xn , y补=y0y1yn（1）被乘数 x 符号任意，乘数y 符号为正。根据补码定义，可得x补= 2+x=2n+1 + x （mod 2）名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - -
40、 - 名师精心整理 - - - - - - - 第 13 页，共 21 页 - - - - - - - - - 14 y补= y 所以x补y补= 2n+1y + xy=2（y1y2yn）+xy 其中（ y1y2yn）是大于0 的正整数，根据模运算性质有2（y1y2 yn）= 2 （mod 2）所以x补y补=2+xy= x y补（mod 2）即 x y补=x补y补=x补y 1（2）被乘数 x 符号任意，乘数y 符号为负。x补=x0.x1x2xny补=1.y1y2yn=2+y （mod 2）由此y=y补2=0.y1y2yn1 所以xy=x（y1y2yn） x xy补= x （y1y2yn）补-x补
41、又 （y1y2yn）0，根据式 1有 x（y1y2yn）补= x补（0.y1y2yn）所以 xy补= x补（0.y1y2yn） -x补 2（3）被乘数 x 和乘数 y 符号都任意。将式 1 和式 2 两种情况综合起来，即得补码乘法的统一算式，即 xy补= x补（0.y1y2yn） x补y0= x补（-y00.y1y2yn）=x补? （-y0 + ni 1yi? 2-i）证毕2.解： 64 条指令需占用操作码字段（OP）6 位，这样指令余下长度为10 位。为了覆盖主存64K 字的地址空间，设寻址模式（X）2 位，形式地址（ D）8 位，其指令格式如下：15 10 9 8 7 0 OP X D 寻
42、址模式定义如下：X= 0 0 直接寻址有效地址E=D（256 单元）X= 0 1 间接寻址有效地址E= (D） （64K）X= 1 0 变址寻址有效地址E= (R) D （64K）X= 1 1 相对寻址有效地址E=（PC） D （64K ）其中 R 为变址寄存器（16 位） ，PC 为程序计数器（ 16 位） ，在变址和相对寻址时，位移量D 可正可负。3.解： （1） 用虚拟地址为1 的页号 15 作为快表检索项，查得页号为15 的页在主存中的起始地址为80000，故将 80000 与虚拟地址中的页内地址码0324 相加，求得主存实地址码为80324。（2）主存实地址码= 96000 + 01
43、28 = 96128 （3）虚拟地址 3 的页号为 48， 当用 48 作检索项在快表中检索时， 没有检索到页号为48 的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 14 页，共 21 页 - - - - - - - - - 15 4解：各字段意义如下：F1读 RO
44、R3 的选择控制。F2写 ROR3 的选择控制。F3打入 SA 的控制信号。F4打入 SB 的控制信号。F5打开非反向三态门的控制信号LDALU 。F6打开反向三态门的控制信号LDALU ，并使加法器最低位加1。F7锁存器 SB 清零 RESET 信号。F8 一段微程序结束，转入取机器指令的控制信号。R 寄存器读命令W寄存器写命令（2）ADD 、SUB 两条指令的微程序流程图见图B2.3 所示。图 B2.3 5三种系统总线结构如图B2.4：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - -
45、第 15 页，共 21 页 - - - - - - - - - 16 图 B2.4 6解：设读写一块信息所需总时间为Tb，平均找到时间为Ts，平均等待时间为TL，读写一块信息的传输时间为 Tm，则： Tb=TsTLTm。假设磁盘以每秒r 转速率旋转，每条磁道容量为N 个字，则数据传输率=rN 个字 /秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm（n / rN）秒的时间中传输完毕。 TL是磁盘旋转半周的时间，TL=（1/2r）秒，由此可得：Tb=Ts1/2rn/rN 秒三答案一选择题1 B 2 B 3 D 4 C 5 A 6 C 9 B 10 B 二填空题1. A.CPU
46、B.CPU C.主机2. A.原码B.补码C.反码3. A.SRAM B.DRAM C.集程度4. A.指令寻址B.顺序C.跳跃5. A.存储器B.指令周期C.不相同的名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 16 页，共 21 页 - - - - - - - - - 17 7. A.VGA B.12801024 C.24 位8.A.嵌套B.优先级高C.优先级地三应用题1.解： x 原= 1. 01111 x 补= 1.10001 所以 ： -x 补= 0.01111 y 原=
47、 0. 11001 y 补= 0.11001 所以： -y 补= 1.00111 x 补11.10001 x 补11.10001 + y 补00.11001 + -y 补11.00111 x + y 补00.01010 x - y 补10.11000 所以： x + y = +0.01010 因为符号位相异，结果发生溢出2.解：由已知条件，机器字长16 位，主存容量128KB / 2 = 64KB字，因此 MAR = 18 位，共 128 条指令，故 OP字段占 7 位。采用单字长和双字长两种指令格式，其中单字长指令用于算术逻辑和I / O类指令，双字长用于访问主存的指令。15 9 5 4 3
48、 2 0 15 9 8 6 5 3 2 0 寻址方式由寻址模式X 定义如下：X = 000 直接寻址E = D（64K）X = 001 立即数D = 操作数X = 010 相对寻址E = PC + D PC = 16 位X = 011 基值寻址E = Rb + D ，Rb =16 位X = 100 间接寻址E = （D）X = 101 变址寻址E = RX + D ，RX = 10 位3.解：可采用多体交叉存取方案，即将主存分成8 个相互独立、容量相同的模块M0，M1，M2， M7，每个模块32M32 位。它各自具备一套地址寄存器、数据缓冲寄存器，各自以同等的方式与CPU传递信息，其组成结构如
49、图B3.3：图 B3.3 CPU访问 8 个存贮模块，可采用两种方式：一种是在一个存取周期内，同时访问8 个存贮模块，由存OP R1R2OP X R2D名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 17 页，共 21 页 - - - - - - - - - 18 贮器控制它们分时使用总线进行信息传递。另一种方式是：在存取周期内分时访问每个体，即经过1 / 8存取周期就访问一个模块。这样，对每个模块而言，从CPU给出访存操作命令直到读出信息，仍然是一个存取周期时间。而对CPU来说，它
50、可以在一个存取周期内连续访问8 个存贮体，各体的读写过程将重叠进行。4.解：加法指令“ADD X（Ri）” 是一条隐含指令，其中一个操作数来自AC0，另一个操作数在数据存贮器中，地址由通用寄存器的内容（Ri）加上指令格式中的X 量值决定，可认为这是一种变址寻址。因此，指令周期的操作流程图如图B3.4：相应的微操作控制信号列在框图外。图 B3.4 6 解：该中断系统可以实行5 重中断，中断优先级的顺序是，优先权1 最高，主程序运行于最低优先权（优先权为6） 。图 B3.2 中出现了 4 重中断。图B3.2 中中断过程如下：主程序运行到T1时刻，响应优先权4 的中断源的中断请求并进行中断服务；到T