2022年多功能电子钟 .pdf

《2022年多功能电子钟 .pdf》由会员分享，可在线阅读，更多相关《2022年多功能电子钟 .pdf（21页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、1 目 录一、设计背景与要求 ,1、设计背景 ,2、设计要求 ,二 、系统概述 ,2、设计思想与方案选择 ,2、各功能块的组成 ,2、 工作原理 ,三、单元电路设计与分析 ,1、脉冲分频器模块 ,2、计时模块 ,3、显示模块 ,4、整点报时模块 ,5、按键消抖 ,四、电路的组构与调试 ,1、遇到的主要问题、原因分析、解决措施及效果 ,2、功能的测试方法及步骤，记录的数据,五、总结语 ,2 0 1 、对设计题目的总结性意见及进一步改进的意向说明,2 0 2 、总结设计的收获和体会 ,2 1 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - -

2、- - 名师精心整理 - - - - - - - 第 1 页，共 21 页 - - - - - - - - - 2 一、设计背景与要求1、设计背景传统硬件电路在设计存在连线麻烦，出错率高且不易修改， 很难控制成本的缺点。而软件电路设计连线方便，修改容易；电路结构清楚，功能一目了然；软件内部提供有丰富的元件库故障率低，出错时，有错误提示， 明显提高了效率，可以通过模块来实现设计者在逻辑上需要的个性模块， 方便其他电路中使用相同模块， 节约设计时间。本实验利用QuartusII 软件，结合所学的数字电路的知识设计一个 24 时多功能数字钟，具有正常时、分、秒计时，动态显示，快速校时、校分，整点报时

3、功能。2、设计要求（1） 以 4 位 LED 数码管显示时、分，时为二十四进制。（2） 时、分显示数字之间一小数点间隔，小数点以1Hz 频率，50%占空比的亮、灭规律表示秒表计时。（3） 整点报时采用蜂鸣器实现。 每当整点千控制蜂鸣器以低频鸣响4 次，响 1s、停 1s，直到整点前一秒以高频响1s，整点时结束。高、低频率相差一倍，一般低频可选500Hz 或 1kHz，高频选择 1kHz 或2kHz。（4） 采用两个按键分别控制“校时”或“校分”。按下“校时“键时，时显示值以 023 循环变化；按下“校分”键时，分显示值以 059名师资料总结 - - -精品资料欢迎下载 - - - - - -

4、- - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 21 页 - - - - - - - - - 3 循环变化，但时显示值不能变化。（5）附加功能： 12/24 小时切换；闹钟；秒表。二、系统概述1、设计思想与方案选择通过分频器将 10MHz 信号分频产生 1Hz 信号并以计数器对其进行计数，当秒脉冲累计满60 后产生一个分脉冲，而分脉冲累计满60后产生一个时脉冲。其中分、时计数器的计数脉冲由按键控制校正10Hz 的计数信号。计数器的输出通过七段译码后显示，同时通过数值判断电路控制蜂鸣器报时。通过以上分析可得如下框图：名师资料总结 - -

5、-精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 21 页 - - - - - - - - - 4 2、各功能块的组成整个电路有三大主体电路：时钟电路，控制电路，功能电路。时钟电路首先要有输入脉冲，由于平台提供了脉冲发生器， 这里只需要设计一个分频器， 得到我们需要的频率。 同时设计模六十和模二十四的计数器组成时钟计时电路。控制电路主要用于校时、校分，其中包括进位控制及按键消抖功能。显示电路与数值判断电路共同组成功能电路。其中显示电路主要由分频器、译码器及选择器构成。而数值判断电路主要由与门和选

6、择器构成，连接平台的蜂鸣器装置。3、工作原理首先由分频器把原来的10MHz 的脉冲用进行分频得到1KHz、10Hz、1Hz 的脉冲。 1Hz 的脉冲送到模 60 计数器秒位的 clk 输入口；秒位的进位信号和10Hz 脉冲通过二选一选择器输送到分位电路的时钟输入口，前者用于正常计时，后者用于校分时；分位的进位信号和10Hz 脉冲通过二选一选择器输送到时位电路的时钟输入口，前者用于正常计时，后者由于校时。两个选择器均需接入一个D 触发器进行按键消抖校分。把时、分计数器的输出输送给4 位显示译码模块，实现动态显示。至于整点报时电路我们把要蜂鸣器响的时间通过卡诺图化简，得到最简的逻辑函数式，再把逻辑

7、函数式通过电路实现，满足要求才把脉冲信号输送给蜂鸣器。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 21 页 - - - - - - - - - 5 总电路图如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 21 页 - - - - - - - - - 6 三、单元电路设计与分析1、脉冲分频器模块平台提供 10mHz 的脉冲，而由于电路需要，须

8、用分频器将其分为 1Hz、 10Hz、 1KHz 的脉冲。 选择 7490作为分频器主要器件。 7490为十进制计数器，每个7490 可将原来的周期扩大为十倍，即输出频率为原来的 1/10，故将七个 7490 串联即可得到所需频率脉冲。7490 功能表如下：电路图如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 21 页 - - - - - - - - - 7 仿真波形模拟如下图：封装后如下：2、计时模块（1）模 60 计数器利用两片 74160 组成的同步 60 进

9、制递增计数器，其中个位计数器接成十进制形式。十位计数器选择QC 与 QB 做反馈端，经与非门输出控制清零端（ CLR） ，接成六进制计数形式。个位与十位计数器之间采用同步级连方式，将个位计数器的进位输出控制端（RCO）接至十位计数器容许端 （ENT） ，完成个位对十位计数器的进位控制。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 21 页 - - - - - - - - - 8 将个位计数器的 RCO 端和十位计数器的QC、QA 端经与们由 CO 端输出，作进位输出控制

10、信号。 当计数器状态为 59 时，CO 端输出高电平，在同步级联方式下，容许高位计数器计数。分频器输出的1HZ方波信号作为计数器的测试时钟源。74160功能表如下：电路图如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 21 页 - - - - - - - - - 9 仿真波形模拟图如下：封装后如下：（2）模 24 计数器由两片 74160组成的能实现24 进制的同步递增计数器。基本思路与模 60 计数器相似，差别只是在置数时不同，第一片在020连个阶段不要置数自己回

11、0，但计到 23 时要置为 0。个位与十位计数器均接成十进制计数形式， 采用同步级连方式。 选择十位计数器的输出端 QB 和个位计数器的输出端QC 通过与非门 NAND2 控制两片计数器的清零端（ CLR） ，利用状态 24 反馈清零，可实现24 进制递增名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 21 页 - - - - - - - - - 10 计数。电路图如下：仿真模拟图如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - -

12、- - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 21 页 - - - - - - - - - 11 封装后如下：3、显示模块本电路完成的是动态显示，动态显示不同于以往的静态显示，所谓静态显示， 即每一个数码管由单独的七段显示译码器驱动，如要显示 N 位数，必需用N 个七段显示译码器。和静态显示不同，动态显示使用数据选择器的分时复用功能，将任意多位数码管的显示驱动，由一个七段显示译码器来完成。这样即节省了器件，又提高了效率。显示模块由分频器，译码器，74161计数器，两个 74153 双四选一数据选择器和一个74153M 四选一数据选择器构成。（1）计数器

13、电路图如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 11 页，共 21 页 - - - - - - - - - 12 封装后如下：（2）译码器采用 AHDL 硬件描述语言设计七段显示译码逻辑并创建元件符号。元件的输入为 4 位二进制码， 输出可控制共阴七段显示器显示十进制数符09，当输入码全为“ 1”是，输出显示码全部无效，被控显示器灭显。语句如下：SUBDESIGN YMQ ( data_in3.0 :input; a,b,c,d,e,f,g :output; 名师资料总结

14、 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 21 页 - - - - - - - - - 13 ) begin table data_in3.0 =a,b,c,d,e,f,g; b0000 =1,1,1,1,1,1,0; b0001 =0,1,1,0,0,0,0; b0010 =1,1,0,1,1,0,1; b0011 =1,1,1,1,0,0,1; b0100 =0,1,1,0,0,1,1; b0101 =1,0,1,1,0,1,1; b0110 =1,0,1,1,1,1,1

15、; b0111 =1,1,1,0,0,0,0; b1000 =1,1,1,1,1,1,1; b1001 =1,1,1,1,0,1,1; b1010 =1,1,1,0,1,1,1; end table; end; 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 13 页，共 21 页 - - - - - - - - - 14 封装后如下：（3）选择器两个 74153用作数字的选择， 74153M 作为小数点。通过输入不同的地址码 A，B，可以控制输出 Y 选择 4 个输入数据 C0C3

16、 中的一个， 4 个选择器对应位控制选择输出一位数字。74153功能表如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 14 页，共 21 页 - - - - - - - - - 15 动态扫描显示电路如下：仿真波形模拟图如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 15 页，共 21 页 - - - - - - - - - 16 封装后如下：4、整点报时模块当

17、时钟计到 5951”时开始报时，在59 51，5953”, 5955”,5957” 时报时频率为 500Hz,5959”时报时频率为1KHz。由于分频器无500Hz 频率，故需接入一个上升沿的T 触发器将输入信号 1kHz 延时形成 500Hz。分计数器只需显示59，即 01011001 ，由封装图知， pm0、pm2、pm4、pm7 为一，以与门inst12 相连。秒计时器有两种情况，单秒报时，和59的报时。 5159所对应的二进制码分别为 01010001、01010011 、01010101、01010111 、01011001，对应秒计时器封装图易见，p0、p2、p4 恒为 1；单秒报

18、时 p7 为零，59秒报时 p7 为一。故将以上四节点以与门inst8 相连，并在 p7 接一非门。同时以与门 inst10将上四节点相连， 值均为一。 通过与门 inst13、inst30 分别将 inst8、inst10 与 inst12 相连，接到 74153M 四选一数据选择器 A、B 端作为地址码。 500Hz 信号接 C1 端，1kHz 信号接 C2端；当 A 为一时，选择 C1，B 为一时选择 C2，并将输出端连接平台蜂鸣器，即为整点报时电路。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - -

19、 - - - - 第 16 页，共 21 页 - - - - - - - - - 17 电路图如下：5、按键消抖按键消抖功能主要是通过接入D 触发器而完成。 D 触发器收到稳定信号 D=1 后被触发。触发器Q1 端得到时间比 CLK 滞后的正向脉冲，起到消抖作用四、电路的组构与调试1、遇到的主要问题、原因分析、解决措施及效果（1）因为引脚过多，有时重名的情况，一般来说输出引脚定义为q特别容易发生重名。而且给为一组总线起名时最好在 之前的总线名名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - -

20、 第 17 页，共 21 页 - - - - - - - - - 18 不要带有数字，否则有可能造成对电路原理图编译时软件报错。（2）经常不注意当前工程的设定，比如一个工程已经改正，但还是在编译错误的工程， 既浪费了时间，还使得心情急躁， 非常影响情绪，这种情况一定要避免 ,每次在编译电路图和增加模块的时候都要仔细确认所要编译的电路图在最上层。（3）编译通过后，下载到硬件上之后，做动态显示电路时，发现数字显示没有规律， 这时考虑电路的整体逻辑应该是正确的，可能译码时有误或者是在数据选择显示的地方引脚接错，经过检查，发现是显示译码器输入端的a g 七个引脚没有对应接好，调整后即可正常显示。（4）

21、下载后，时显示在本该出现9、19 时却显示为19、29，模 24计数器设计有错误。 发现由于采用的是同步计数， 使能端的用法没有按照时序图仔细研究清楚， 故在在开始级联的时候造成了计数总是不正常。后来耐心分析了 en端的用法对 en 端的线路逻辑改进后消除了错误。（5）高电平有效还是低电平有效，这是一个非常容易忽视的问题，有时就知道这个端口要控制信号但不考虑好什么电平有效，造成错误，使得使能端或者清零端的出现错误控制信号。（6）时钟显示正常，但整点报时之时蜂鸣器不工作。经检查，是60进制秒计数器高低片位没有分清，导致数字选择错误，74153M 无法正常选择。改正后，蜂鸣器正常工作。名师资料总结

22、 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 18 页，共 21 页 - - - - - - - - - 19 （7）按键消抖功能不够完善。改进：再增加一个D 触发器，进行消抖。D 触发器 A 收到稳定信号 D1=1 后被触发。 触发器 A 中的 Q1 端得到与 CLK 同步的正向脉冲。输出Q1 到 D 触发器 B，得到比 Q1延迟一个时钟周期的的正向脉冲，将Q2 端输出取反得到一个负向脉冲。Q1 与 Q2 的输出作为一个与门的输入，会输出一个脉宽是原时钟周期 2 倍的单脉冲，从而完善消抖功能

23、。（8）电路连线繁冗不清，尽量改正。2、功能的测试方法及步骤（1）分析与综合文件保存后，点击面板上的进行分析与综合。在处理过程中若发现有编辑错误，则弹出如图所示窗口，此时可根据窗口MESSAGE 中显示信息进行修正，直到无错误提示方可进行下一步。（2）仿真首先建立仿真波形文件，在新建文件对话框“Other Files”中选择“Vector Wave File”,在弹出窗口中列出各节点并排序编组，设置好时钟信号后可进行功能仿真。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 19 页，

24、共 21 页 - - - - - - - - - 20 执行主菜单“ Tools” “Simulator Tool”弹出仿真工具窗口。选择功能能仿真， 并点击“Generate Functional Simulation ”电路网标。核对仿真波形文件名，勾选“Overwrite simulation input file with simulation results” ，点击“ Start”开始仿真。仿真完成后，点击“ Open”按钮将返回仿真输入信号编辑的矢量波形文件窗口，查看仿真结果。（3）端口分配仿真成功后，点击主快捷工具栏中的按钮，在弹出窗口中点击按钮进行端口分配。（4）下载端口分配

25、好后，点击主快捷工具栏中的按钮，没有错误后，点击按钮，在弹出窗口中根据实际情况选择Hardware 和 Mode，并勾选“ Program/Configure”选项，点击“ Start”开始下载。五、总结语1、对设计题目的总结性意见及进一步改进的意向说明本次课题综合度高，灵活性强，既考查了我们对于书中基本内容的掌握及应用情况， 涉及到了诸多理论知识， 同时也考查了我们的创新能力，同样的目标不同的路径，给予大家很大的空间发散思维。关于电路改进，应尽量将电子钟各功能相应做成模块，是总图名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - -

26、名师精心整理 - - - - - - - 第 20 页，共 21 页 - - - - - - - - - 21 更加清晰。同时应改进消抖功能。另外还应继续研究附加功能，尽善尽美。2、 总结设计的收获和体会在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己新手去操作才会在脑海中留下深刻的印象，这个小小的课程设计让我可以熟练的操作EDA 软件，也了解了不少器件的功能的应用，也加深了对数字电路认识和理解。但终归是由于知识上和创新能力上的欠缺，整个过程并不顺利，最后也只完成了基本电路，来不及做附加内容。这次实验，我看到了自己更多的不足，知识、能力、耐心以及对问题认真钻研的程度依然都有待提高。（注：电路各模块仿真结果见“三、单元电路设计与分析”）参考文献1 崔葛瑾主编基于 FPGA 的数字电路系统设计西安电子科技大学出版社2008 2 张申科崔葛瑾主编数字电子技术基础电子工业出版社2008 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 21 页，共 21 页 - - - - - - - - -