《2022年2022年计算机组成原理第四五章答案 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年计算机组成原理第四五章答案 .pdf（31页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、期末试卷（四、五、六章）一、选择题（每小题1 分） 1 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ C ）。A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式2 RISC 访内指令中，操作数的物理位置一般安排在（ D ）。A 栈顶和次栈顶 B 两个主存单元C 一个主存单元和一个通用寄存器D 两个通用寄存器3寄存器间接寻址方式中，操作数在（B ）。 A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈 4 机器指令与微指令之间的关系是（A ）。A 用若干条微指令实现一条机器指令 B 用若干条机器指令实现一条微指令C 用一条微指令实现一
2、条机器指令 D 用一条机器指令实现一条微指令5描述多媒体 CPU基本概念中，不正确的是（ D ）。A 多媒体 CPU 是带有 MMX 技术的处理器 B MMX是一种多媒体扩展结构C MMX指令集是一种多指令流多数据流的并行处理指令D 多媒体 CPU 是以超标量结构为基础的CISC机器名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 31 页 - - - - - - - - - 6 流水线中造成控制相关的原因是执行（ A ）指令而引起。 A 条件转移 B 访内 C 算逻 D
3、无条件转移7 PCI 总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（B ）。A 采用同步定时协议 B 采用分布式仲裁策略 C 具有自动配置能力 D 适合于低成本的小系统8 同步控制是（ C ）。A 只适用于 CPU控制的方式B 只适用于外围设备控制的方式C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式 9 描述 PCI 总线中基本概念不正确的句子是（CD ）。A PCI 总线是一个与处理器无关的高速外围设备B PCI 总线的基本传输机制是猝发式传送C PCI 设备一定是主设备 D 系统中只允许有一条PCI 总线10当前的 CPU由（ B ）组成。A 控制器 B
4、控制器、运算器、 cacheC 运算器、主存 D 控制器、 ALU 、主存11流水 CPU是由一系列叫做 “段”的处理部件组成。和具备m个并行部件的 CPU 相比，一个 m段流水 CPU的吞吐能力是（ D ）。A 具备同等水平名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 31 页 - - - - - - - - - B 不具备同等水平C 小于前者D 大于前者12单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ C ）。A 堆栈寻址方
5、式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式13为确定下一条微指令的地址，通常采用断定方式，其基本思想是（C ）。 A 用程序计数器 PC来产生后继微指令地址 B 用微程序计数器 PC 来产生后继微指令地址 C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址 D 通过指令中指定一个专门字段来控制产生后继微指令地址14微程序控制器中，机器指令与微指令的关系是（ B ）。 A 每一条机器指令由一条微指令来执行 B 每一条机器指令由一段用微指令编成的微程序来解释执行 C 一段机器指令组成的程序可由一条微指令来执行D 一条微指令由若干条机器指令组成15用于
6、对某个寄存器中操作数的寻址方式为（ C ）。 A 直接 B 间接 C 寄存器直接 D 寄存器间接16 程序控制类的指令功能是（ BC）。A 进行算术运算和逻辑运算B 进行主存与 CPU 之间的数据传送C 进行 CPU 和 I/O 设备之间的数据传送名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 31 页 - - - - - - - - - D 改变程序执行的顺序17指令周期是指（ C ）。A CPU从主存取出一条指令的时间B CPU执行一条指令的时间C CPU从主存取出一
7、条指令加上执行一条指令的时间 D 时钟周期时间18描述当代流行总线结构中基本概念不正确的句子是（ AC ）。A 当代流行的总线不是标准总线B 当代总线结构中， CPU 和它私有的 cache 一起作为一个模块与总线相连 C 系统中允许有一个这样的CPU 模块19 CPU 中跟踪指令后继地址的寄存器是（ B ）。 A 地址寄存器 B 程序计数器 C 指令寄存器 D 通用寄存器20某寄存器中的数值为指令码，只有CPU的（ A ）才能识别它。 A 指令译码器 B 判断程序 C 微指令 D 时序信号21在集中式总线仲裁中，（A ）方式响应时间最快，（ C ）方式对（D ）最敏感。 A 独立请求方式 B
8、 计数器定时查询方式 C 菊花链方式 D 电路故障22 CPU 中跟踪指令后继地址的寄存器是（ C ）。 A 地址寄存器 B 指令计数器 C 程序计数器 D 指令寄存器23从信息流的传输速度来看，（ D ）系统工作效率最低。 A 单总线 B 双总线 C 三总线 D 多总线名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 31 页 - - - - - - - - - 24 从以下有关 RISC的描述中，选择正确的答案（B ）A 采用 RISC技术后，计算机的体系结构又恢复到早
9、期的比较简单的情况。B 为了实现兼容，新设计的RISC ，是从原来 CISC系统的指令系统中挑选一部分实现的。C RISC 的主要目标是减少指令数。D RISC 设有乘、除法指令和浮点运算指令。25 同步通信之所以比异步通信具有较高的传输频率，是因为同步通信（ C ）A 不需要应答信号 B. 总线长度较短C 用一个公共时钟信号进行同步 D. 各部件存取时间比较接近26 采用串行接口进行7 位 ASCII 码传送，带有一位奇校验位、1 位起始位和1 位停止位，当波特率为9600 波特时，字符传送速率为（ A ）A 960 B. 873 C. 1371 D. 48027 系统总线中地址线的功能是（
10、 D ）A选择主存单元地址 B. 选择进行信息传输的设备C选择外存地址 D. 指定主存和 I/O 设备接口电路的地址28 系统总线中控制线的功能是（ A ）A提供主存、 I/O 接口设备的控制信号和响应信号 B. 提供数据信息C提供时序信号 D. 提供主存、 I/O 接口设备的响应信号29 PCI 是一个与处理器无关的 ( D )，它采用（ C ）时序协议和（ A ）式仲裁策略，并具有 ( B )能力。A集中 B. 自动配置 C. 同步 D. 高速外围总线30 PCI 总线的基本传输机制是猝发式传送。利用（ A ）可以实现总线间的（ B ）传送，使所有的存取都按CPU 的需要出现在总线上。 P
11、CI 允许（ D ）总线（ C ）工作。A桥 B. 猝发式 C. 并行 D. 多条名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 31 页 - - - - - - - - - 31 InfiniBand是一个高性能的（ A ）标准，数据传输率达（ B ），它可连接（ C ）台服务器，适合于高成本的（ D ）计算机的系统。A. I/O B. 30GB/s C.64000 D. 较大规模二、填空题（每小题2 分）1 安腾指令格式采用5 个字段：除了操作码（ OP ）字段和推断
12、字段外，还有3个 7 位的（）字段，它们用于指定（）2 个源操作数和 1 个目标操作数的地址。2CPU 从主存取出一条指令并执行该指令的时间叫（指令周期） ，它通常包含若干个（ cpu周期） ，而后者又包含若干个（时钟周期）。3 某系统总线的一个存取周期最快为3 个总线时钟周期，总线在一个总线周期中可以存取 32 位数据。如总线的时钟频率为8.33MHz，则总线的带宽是（ 11.1MB/s ） 。4 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。5 CPU 从（ 主存 ）取出一条指令并执行这条指令的时间和称为（指令周期）。6一个较完善的指令系统，应当有（数据处
13、理）、（ 数据存储）、（数据传送）、（ 程序控制）四大类指令。7机器指令对四种类型的数据进行操作。这四种数据类型包括（数值）型数据、（字符）型数据、（逻辑）型数据、（地址）型数据。8 CPU 中保存当前正在执行的指令的寄存器是（指令寄存器（IR），指示下一条指令地址的寄存器是（程序计数器（PC ），保存算术逻辑运算结果的寄存器是（通用寄存器（R0-R3）和（数据缓冲寄存器（DR ）。9 RISC 指令系统的最大特点是：只有（取数）指令和（存数）指令访问存储器，其余指令的操作均在寄存器之间进行。10 微型机的标准总线，从带宽132MB/S的 32 位（VESA ）总线发展到 64 位的（PCI
14、）总线。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 31 页 - - - - - - - - - 11 CPU从内存取出一条指令并执行该指令的时间称为（指令周期），它常用若干个（ CPU周期 ）来表示。12衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s ）。13 请在下面横线上填入适当答案。在CPU 中：（1）保存当前正在执行的指令的寄存器是_指令寄存器（ IR）_；（2）保存当前正在执行的指令地址的寄存器_数据地址寄存
15、器（ AR ）_； (3) 算术逻辑运算结果通常放在_数据缓冲寄存器（ DR ）_和_通用寄存器（ R0-R3 ）_。三、简答题（每小题8 分） 1 CPU中有哪几类主要寄存器，用一句话回答其功能。数据缓冲寄存器（ DR ）: 用来暂时存放 ALU的运算结果。指令寄存器（ IR）: 保存当前正在执行的一条指令。数据地址寄存器（ AR ）：保存当前 cpu 所访问的数据 cache 存储器中单元地址。程序计数器（ PC ）：确定下一条指令的地址：通用寄存器（ R0-R3 ）: 当算术逻辑单元执行算术和逻辑运算时ALU提供一个工作区。状态字寄存器（ psw ）：保存有算术指令和逻辑指令运算和测试结
16、果建立的各种条件代码。2列表比较 CISC 处理机和 RISC 处理机的特点。比较内容CISCRISC指令系统复杂、庞大简单、精简指令数目一般少于 200一般少于 100指令格式一般大于 4一般少于 4寻址方式一般大于 4一般少于 4指令字长不固定等长可访存指令不加限制只有存数和取数名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 31 页 - - - - - - - - - 各种指令访问频率相差很大相差不大各种指令执行时间相差很大绝大多是在一个周期内完成优化编译实现很难较
17、容易程序源代码长度较短较长控制其实现方式绝大多数有微程序控制绝大多数有硬布线控制软件系统开发时间较短较长3PCI 总线中三种桥的名称是什么？简述其功能。HOST/PCI桥、PCI/PCI 桥、PCI/LAGACY 桥HOST/PCI桥：连接两条总线、失踪仙剑相互通信。PCI/PCI 桥：把一条总线的地址空间映射到另一条地址总线的空间上。PCI/LAGACY 桥：可以实现总线间猝发式传送。4 指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。指令周期的不同阶段。5 简述水平型微指令和垂直型微指令的特点。水平微指令：并行操作的能力器，执行一条指令的时间短
18、、效率高、灵活性强，用户难以掌握。垂直微指令：并行操作差、效率不高、灵活性不强。执行时间长、与指令比较相似容易掌握。6. 一台机器的指令系统有哪几类典型指令？列出其名称。数据处理，数据存储，数据传送，程序控制。7. 画图说明当代总线的内部结构与外部功能部件的联系，做简要说明。课本 188 页。8多媒体 CPU的技术特征是什么？图像与声音的压缩技术，适应多媒体技术的软件技术，计算机系统结构方面的技术名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 31 页 - - - - -
19、 - - - - 9. 机器指令对数据进行操作，操作数分哪几种类型？地址数据，数值数据，字符数据，逻辑数据。10. 简述 CPU 的四种基本功能指令控制，操作控制，时间控制，数据加工。11. 总线的集中式仲裁有哪几种方式？各有什么优缺点？菊花链式，计数器定时，独立请求。菊花链式 : 控制结构比较简单，只需要三条控制线就可以完成总线的裁决，总线上可以容易的扩充新设备；但这种方式的优先级是固定的，离总线控制器远的设备会很难获得总线的优先权，而且总线上一个设备故障就会引起其他设备正常工作。计数器定时：比较灵活的优先级设置，但是它需要额外的计数线路，计数限数量决定于总线上可连接的设备数量。独立请求：更
20、加灵活的优先级设置功能，而且裁决速度快，但他需要更多的控制线，控制线的数量控制了设备的数量。12. 画图说明总线的分布式仲裁原理课本 195 页。13.ASCII 码是 7 位，如果设计主存单元字长为32位，指令字长为12 位，是否合理？为什么？不合理，指令最好事半字长或单字长，设16 位比较合适。14某机字长为 32 位，主存容量为 1M，单字长指令，有50 种操作码，采用寄存器寻址、寄存器间接寻址、立即、直接等寻址方式。CPU 中有PC，IR，AR，DR 和 16个通用寄存器。问：（ 1）指令格式如何安排？（2）能否增加其他寻址方式？（1）50种操作码占 6 位，4 种寻址方式占 2 位O
21、p（6）X（2）D（24）名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 31 页 - - - - - - - - - X=00，寄存器寻址， D 字段实际使用 4 比特选择 16 个通用寄存器。X=01，寄存器间接寻址， D 字段 D 字段实际使用 4 比特选择 16 个通用寄存器，E=（RX）。X=10,立即寻址， D 字段给出 24 位立即数。X=11 直接寻址， D 字段给出 24 位内存地址， E=D（2）寻址模式字段变成3 位，可以支持更多的寻址方式，可以增加
22、相对寻址方式， EA=PC+D，也可以使用内存间接寻址E=(D)。15设某机字长为 32 位，CPU 中有 16个 32位通用寄存器，设计一种能容纳 64 种操作的指令系统。如果采用通用寄存器作基址寄存器，则RS 型指令的最大存储空间是多少？16 个通用寄存器占 4 位，64 种占 6 位，就剩下 22 位用于存储器地址Op（6）R（4）D（22）R 为基址寄存器寻址， E=（R）+D当基址最大， D 也最大时候，寻址能力最强，而寄存器为32 位，最大存储空间为： 4GB+4MB 。16比较单总线、多总线结构的性能特点。17说明总线结构对计算机系统性能的影响。18用异步通信方式传送字符“A”
23、和“8”，数据有 7 位，偶校验 1 位，起始位 1 位，停止位 1 位，请分别画出波形图。19说明存储器总线周期与I/O 总线周期的异同点。20PCI 总线中三种桥的名称是什么？他们的功能是什么？于第三题一样21何谓分布式仲裁？画出逻辑结构示意图进行说明。课本 195 页22总线的一次信息传送过程大致分为哪几个阶段？若采用同步定时协议，请画出读数据的同步时序图。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 31 页 - - - - - - - - - (1)请求总线
24、（ 2）总线仲裁（ 3）寻址（ 4）信息传送（ 5）状态返回题图见 196 页。四、计算题（ 10 分）1某总线在一个总线周期中并行传送32 位数据，假设一个总线周期等于一个总线始终周期，总线时钟频率为33MHz，总线带宽是多少？如果一个总线周期中并行传送 8 个字节的数据，总线时钟频率升至66MHz，总线带宽是多少？解：Dr=D/T=D*f=132 MB/sDr=D/T=D*f=528 MB/s2假设某机器有 80 条指令，平均每条指令由4 条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32 位，请估算控制存储器的容量。3*80+1=241,241*4=964(字节)3
25、今有 4 级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。今假设完成各步操作的时间依次为100ns，100ns，80ns，50ns。请问：（1）流水线的操作周期应设计为多少？应用最大时间： 100ns（2）若相邻两条指令发生数据相关，硬件上不采取措施，那么第2条指令要推迟多少时间进行？遇到数据相关时就停顿第二条指令的执行，直到前面指令结果已经产生，因此至少延迟 2 个时钟周期。（3）如果在硬件设计上加以改进，至少需推迟多少时间？如采用专用通路技术，就可以是流水线不发生停顿。4指令流水线有取指（ IF） 、译码（ ID） 、执行（ EX） 、访存（ MEM ） 、写回寄存器堆（ W
26、B）五个过程段，共有20 条指令连续输入此流水线。（1）画出流水处理的时空图，假设时钟周期为100ns。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 11 页，共 31 页 - - - - - - - - - （2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。H=n/(k+n-1)*100)=8.33*106 条/秒（3）求流水线的加速比。S=TS/TP=4.175某总线在一个总线周期中并行传送8 个字节的信息，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz
27、，总线带宽是多少？Dr=D*f=560MB/s 五、分析题（ 12 分） 1 某机的指令格式如下所示 X为寻址特征位： X=00：直接寻址； X=01 ：用变址寄存器RX1寻址； X=10：用变址寄存器 RX2寻址； X=11：相对寻址设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：4420H2244H1322H3521HX=00 ， D=20H ，有效地址： EA=20H ，X=01 ， D=44H ，有效地址： EA=44H+1122H=1166HX=10 ， D=22H ，有效地址： EA=22H+1234H=125
28、6HX=11 ， D=21H ，有效地址： EA=21H+0037H=0058H2一种二进制 RS型 32 位的指令结构如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 31 页 - - - - - - - - - 其中 OP为操作码字段， X为寻址模式字段， D为偏移量字段，其寻址模式定义为有效地址 E算法及说明列表如下：请写出 6 种寻址方式的名称。1. 直接寻址 2. 相对寻址 3. 变址寻址 4. 基址寻址 5. 间接寻址 6. 寄存器间接寻址3已知计算机指
29、令字长为32 位，其指令格式如下：其中 OP为操作码， R为通用寄存器（ 32 位长）， X为寻址方式，说明下列情况下能访问的最大主存空间为多少个机器字： X=000 ，D为直接操作数； X=001 ，D为直接主存地址； X=010 ，由通用寄存器 R0提供主存地址； X=011 ，D为位移量，由通用寄存器R1提供基址地址； X=100 ，D为位移量，由通用寄存器R2提供变址地址（ 8 位）； X=101 ，D为位移量，有程序计数器PC提供主存地址； X=110 ，由通用寄存器 R3提供存储器堆栈栈顶地址。4指令流水线有取指（ IF）、译码（ ID）、执行（ EX ）、写回寄存器堆（ WB ）
30、四个过程段，共有12 条指令连续输入此流水线。要求：画出流水处理的时空图，假设时钟周期100ns。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 13 页，共 31 页 - - - - - - - - - 求流水线的实际吞吐率（单位时间里执行完毕的指令数）。求流水 CPU 的加速比答案见 182 页。5已知浮点加法流水线由阶码比较、对阶、尾数相加、规格化四个流水段组成，每段所需的时间（包括缓冲寄存器时间）分别为30ns、25ns、55ns、50ns。请画出该流水线的时空图，并计算加速
31、比。答案见 182 页6判断以下三组指令中各存在哪种类型的数据相关？I1 LDA R1,A ; M(A)R1,M(A) 是存储器单元 I2 ADD R2, R1 ; (R2)+(R1)R2写后读 RAWI3 ADD R3, R4 ; (R3)+(R4)R3 I4 MUL R4,R5 ; (R4)(R5)R4读后写 RAWI5 LDA R6,B ; M(B)R6,M(B) 是存储器单元 I6 MUL R6,R7 ;(R6) (R7)R6写后写 WAW7某机指令格式结构如下所示，试分析指令格式及寻址方式特点。解：双字长 =地址指令，Op 操作码指定26=64 种操作8先画出组成框图，然后说明机器指
32、令与微指令的关系名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 14 页，共 31 页 - - - - - - - - - 关系：一条机器指令的功能有若干条微指令组成的微指令序列来实现，这个微指令序列称为微程序，一个机器指令可分割许多基本操作序列，这些操作可归结为信息传递。9指令格式结构如下图所示，试分析指令格式及寻址方式特点。（1） 双操作数指令，（2） 操作码字段为6 位，指定 64 种操作，、（3） 24 种寻址方式10下表列出基本寻址方式名称，请在算法一列中写出操作数的物理位
33、置或有效地址 EA的表达式。由上到下依次：操作数在专用寄存器、A 是操作数，操作数=A，EA=A ，EA= （A） ，EA=R ，EA= （R） ，EA= （R）+A ，EA= 栈顶、 A 是操作数。11下表列出寻址方式指定的操作数物理位置（EA） ，请在寻址方式名称下面填上适当的术语。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 15 页，共 31 页 - - - - - - - - - 隐含寻址，立即寻址，直接寻址，间接寻址，寄存器寻址，寄存器间接寻址，偏移寻址，堆栈寻址。12
34、. 指令格式结构如下所示，试分析指令格式及寻址方式特点。15 10 7 4 3 0 OP 目标寄存器源寄存器（1） 单字长地址指令，（2） 操作码字段 op 可以指定 64 中操作，（3） 目标寄存器和源寄存器都是通用寄存器，所以是RR型指令，两个操作数均在寄存器中。 13. 指令格式结构如下所示，试分析指令格式及寻址方式特点。15 10 7 4 3 0 OP源寄存器变址寄存器偏移量（ 16位）名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 16 页，共 31 页 - - - - -
35、 - - - - （1）双字长地址指令，用于访问存储器，（2）操作码字段为6 位，指定 64 种操作，（3）一个操作数在源寄存器中另一个在存储器中。是RS型指令。14指令格式结构如下所示，试分析指令格式寻址方式特点。15 12 11 9 8 6 5 3 2 0OP寻址方式寄存器寻址方式寄存器源地址目标地址（1） 双操作数指令（2） 8 种寻址方式（3） 16 种操作。15. 一种单地址指令格式如下所示，其中I 为间接特征， X为寻址模式， D为形式地址。 I,X,D 组成该指令的操作数有效地址E。设 R为变址寄存器， R1为基址寄存器， PC为程序计数器，请在下表中第一列位置填入适当的寻址方式
36、。 OP I X D寻址方式名称 I X有效地址 E（1） 0 00 E=D（2） 0 01 E=(PC)+D（3） 0 10 E=(R)+D（4） 0 11 E=(R1)+D（5） 1 00 E=(D)（6） 1 11E=(R1)+D),D=0（1） 直接寻址（2） 相对寻址（3） 变址寻址（4） 基址寻址（5） 间接寻址（6） 基址间接寻址16. 根据操作数所在位置，指出其寻址方式（填空）：（1）操作数在寄存器中，为_寄存器 _寻址方式。（2）操作数地址在寄存器中，为_寄存器间接 _寻址方式。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - -
37、- - - - 名师精心整理 - - - - - - - 第 17 页，共 31 页 - - - - - - - - - （3）操作数在指令中，为 _立即_寻址方式。（4）操作数地址（主存）在指令中，为_直接_寻址方式。（5）操作数的地址，为某一寄存器内容与位移量之和，可以是_相对_ _基址_ _ 变址_寻址方式。17. 已知某机采用微程序控制方式，控存容量为51248 位。微程序可在整个控存中实现转移，控制微程序转移的条件共4 个，微指令采用水平型格式，后继微指令地址采用断定方式。请问：（1）微指令的三个字段分别应为多少位？35 位（2）画出对应这种微指令格式的微程序控制器逻辑图。课本 14
38、7页图 5.2318. 判断以下三组指令中各存在哪种类型的数据相关？与第六题相同（1）I1 LDA R1, A ；M(A)R1,M(A) 是存储器单元 I2 ADD R2, R1 ；（R2）+（R1 ）R2（2）I3 ADD R3 ，R4 ；（R3）+（R4 ）R3 I4 MUL R4, R5 ；（R4）（R5 ）R4（3）I5 LDA R6, B ； M(B) R6,M(B) 是存储器单元 I6 MUL R6, R7 ； (R6) (R7) R619. 一条机器指令的指令周期包括取指（IF）、译码（ ID）、执行（ EX ）、写回（WB ）四个过程段，每个过程段1 个时钟周期 T 完成。先段
39、定机器指令采用以下三种方式执行：非流水线（顺序）方式，标量流水线方式，超标量流水线方式。请画出三种方式的时空图，用时空图法证明流水计算机比非流水计算机具有更高的吞吐率。20. 参见下图的数据通路，（1） 画出存数指令 “STO R1,(R2)” 的指令周期流程图，其含义是将寄存器R1的内容传送至（ R2 ）为地址的数存单元中。标出各微操作信号序列。（2）画出取数指令 “LAD (R3),R0” 的指令周期流程名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 18 页，共 31 页 -
40、- - - - - - - - 图，其含义是将（ R3）为地址数存单元的内容取至寄存器R0中，标出各微操作信号序列。状态条件寄存器 PSWALUANDJMPSTOADDLADMOVOP 码R1,R3106107101105R2,(R3)104R1,R2103R1,6102R0,R1101地址码地址31403077106671006705数据地址地址寄存器 AR程序计数器 PC指令译码器操作控制器时序产生器时钟状态反馈取指控制执行控制30201000数据缓冲寄存器DR+1指令寄存器 IROP地址码通用寄存器数据总线 DBUS数据cache指令cache地址总线 ABUS指令总线 IBUSC1C3
41、C2通往I/O 接口ABUS(I)C1,C2 CnR0R1R2R3ABUS(D)返回课本 139页图 501421某机有 8 条微指令 I1I8 ，每条微指令所包含的微命令控制信号如下表所示。微指令 a b c d e f g h i j I1 I2 I3 I4 I5名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 19 页，共 31 页 - - - - - - - - - I6 I7 I8a j 分别对应 10 种不同性质的微命令信号。假设一条微指令的控制信号字段仅限为8 位，请安排
42、微指令的控制字段格式。经分析：（ d，i ，j ）和（ e，f ，h）可分别组成两个小组或两个字段，然后进行译码可得六个微指令信号，剩下a，b，c，g 四个微指令信号可经行直接控制整个字段：*abcg 01d 01e 10i 10f 11j 11h六、设计题（ 15 分）， 1某计算机有图 2 所示的功能部件，其中M为主存，指令和数据均存放在其中， MDR 为主存数据寄存器， MAR 为主存地址寄存器， R0R3为通用寄存器，IR 为指令寄存器，PC为程序计数器（具有自动加1 功能）， C、D为暂存寄存器， ALU为算术逻辑单元，移位器可左移、右移、直通传送。将所有功能部件连接起来，组成完整的
43、数据通路，并用单向或双向箭头表画出 “ADD R1 ，（R2 ）”指令周期流程图。该指令的含义是将R1中的数与（R2）指示的主存单元中的数相加，相加的结果直通传送至R1中。若另外增加一个指令存贮器，修改数据通路，画出的指令周期流程图。M-MBR-IR, PC+1测试名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 20 页，共 31 页 - - - - - - - - - R1=MBRM-MBR-CR2=MBRM-MBR-DC+D=MBRMBRM,R2-DD+1R2PC-MAR名师资料
44、总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 21 页，共 31 页 - - - - - - - - - 2图 2 所示为双总线结构机器的数据通路，IR 为指令寄存器， PC为程序计数器（具有自增功能）， M为主存（受 R/W# 信号控制）， AR为地址寄存器， DR为数据缓冲寄存器， ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示 y 寄存器的输入控制信号， R1o为寄存器 R1的输出控制信号，未标字符的线为直通线，
45、不受控制。 “ADD R2,R0 ” 指令完成 (R0)+(R2)R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 22 页，共 31 页 - - - - - - - - - 若将（取指周期）缩短为一个CPU 周期，请先画出修改数据通路，然后画出指令周期流程图。 P PC0,G,Ai R/W=R DR0，G,IRi R00，G,YiPC ARM-DRDR-IR
46、测试RO-YR2-X名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 23 页，共 31 页 - - - - - - - - - R20，G,Xi3图 1 为某机运算器框图， BUS1BUS3为 3 条总线，期于信号如a、h、LDR0LDR3、S0S3等均为电位或脉冲控制信号。分析图中哪些是相容微操作信号？哪些是相斥微操作信号？采用微程序控制方式，请设计微指令格式，并列出各控制字段的编码表。共有 24 个控制信号，当 24 个控制信号全部用微指令产生时，可采用字段译码法进行译码控制，采
47、用的微指令格式如下*目标操作数源操作数运算操作移位操作移位操作判别字段下地址目标操作数源操作数运算操作移位操作直接控制字段001 a ，LDR0001 eMS0S1S2S3LRSNI ，j ，+1010 b ，LDR1010 f011 c ，LDR2011 gRO+R2R0名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 24 页，共 31 页 - - - - - - - - - 100 d ，LDR3100 h4CPU 的数据通路如图 1 所示。运算器中R0R3为通用寄存器， DR为
48、数据缓冲寄存器， PSW 为状态字寄存器。 D-cache 为数据存储器， I-cache 为指令存储器，PC为程序计数器（具有加1 功能）， IR 为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LR0表示读出 R0寄存器， SR0表示写入 R0寄存器。机器指令 “LDA(R3),R0 ” 实现的功能是：以（ R3 ）的内容为数存单元地址，读出数存该单元中数据至通用寄存器R0中。请画出该取数指令周期流程图，并在 CPU 周期框外写出所需的微操作控制信号。（一个CPU 周期有 T1T4四个时钟信号，寄存器打入信号必须注明时钟序号）5某机器单字长指令为32 位，共有 40 条指令，
49、通用寄存器有128 个，主存最大寻址空间为 64M。寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、基值寻址、相对寻址六种。请设计指令格式，并做必要说明。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 25 页，共 31 页 - - - - - - - - - 6CPU 的数据通路如图1 所示。运算器中 R0R3为通用寄存器， DR 为数据缓冲寄存器， PSW为状态字寄存器。 D-cache为数据存储器， I-cache 为指令存储器， PC为程序计数器（具有加1 功能）
50、，IR 为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲） ，如 LR0表示读出 R0寄存器， SR0表示写入R0寄存器。机器指令 “STO R1,(R2) ” 实现的功能是：将寄存器R1中的数据写入到以（R2 ）为地址的数存单元中。请画出该存数指令周期流程图，并在CPU 周期框外写出所需的微操作控制信号。（一个CPU 周期含 T1T4四个时钟信号，寄存器打入信号必须注明时钟序号）7CPU 的数据通路如图 1 所示。运算器中R0R3为通用寄存器， DR为数据缓冲寄存器， PSW 为状态字寄存器。 D-cache 为数据存储器， I-cache 为指令存储器，PC为程序计数器（具有加1